← Back to Patent Explorer
EP0029538A1 Expired / Lapsed EP ⏱️ 0.0 years remaining

Integratable circuit preventing the overdrive of a transistor

Assignee: Siemens AG
•
Filing: 1980-11-07
•
Granted: —
•
Expires: 2000-11-07
📄 Original PDF 🌐 Google Patents 🔄 Sync Now

Abstract

Abstract Translated from German Bei Leistungstransistoren, z. B. in NF-Verstärkern, kann sich eine Übersteuerung in den Sättignungszustand nachteilig bemerkbar machen. Dem Problem ist man bisher durch eine Schottky-Diode bzw. ein Dioden-Netzwerk begegnet, indem man die Kollektor-Basisstrecke des Transistors durch die Diode bzw. Diodenkombination in geeigneter Weise überbrückt hat. Diese Lösungen führen jedoch zu einer unerwünschten Erhöhung des Aussteuerungsstromes bzw. der Ausgangsspannung des eingeschalteten Transistors. Die von der Erfindung vorgeschlagene Lösung vermeidet diese Nachteile und führt auch zu einer im Vergleich zu den mit Dioden arbeitenden Lösungen Vereinfachungen bei der Realisierung in monolithisch-integrierter-Halbleitertechnik. Die Erfindung sieht die Verwendung eines zu dem vor Übersättigung zu schützenden Transistor komplementären Transistors T1 vor, der so an den zu schützenden Transistor T2 angeschaltet ist, daß er den zur Sättigung führenden Überhang des den zu schützenden Transistor steuernden Stroms abfängt und vom Transistor T2 fernhält. For power transistors, e.g. B. in NF amplifiers, overdriving in the saturation state can be disadvantageous. The problem has hitherto been countered by a Schottky diode or a diode network in that the collector base path of the transistor has been bridged in a suitable manner by the diode or diode combination. However, these solutions lead to an undesirable increase in the modulation current or the output voltage of the switched-on transistor. The solution proposed by the invention avoids these disadvantages and also leads to simplifications in the implementation in monolithically integrated semiconductor technology compared to the solutions working with diodes. The invention provides for the use of a transistor T1 which is complementary to the transistor to be protected from oversaturation and which is connected to the transistor T2 to be protected in such a way that it intercepts the overhang leading to saturation of the current controlling the transistor to be protected and keeps it away from the transistor T2.

Inventors

  • 👤 Günter Ing. grad. Pohl
  • 👤 Gerald Dipl.-Ing. Mündel

Bibliographic Details

Application Number —
Jurisdiction EP
Data Source google_patents
Last Synchronized 2026-10-27 04:49
CPC Classifications
H; H03; H03F; H03F1/00; H03F1/32; H10; H10D; H10D84/00; H10D84/60; H10D84/67; H10D84/673

Claims Analysis

Total Claims: 0
No claims parsed yet. Click Sync Now above to re-index claims from Google Patents.

References Cited (Backward Citations)

CH455878A Cited
US3617827A Cited
FR2297522A1 Cited
GB2008317A Cited

USPTO Annuity & Maintenance Windows

Maintenance schedule is calculated for granted US utility patents.

Assigned Categories & Tags

No categories assigned to this patent yet.

Assign Category Tag