Circuit arrangement for a microcomputer with an interpreter storage

Abstract

Abstract Translated from German Ein Mikrocomputer enthält einen Interpretorspeicher (5) zur Aufnahme eines implementierten Befehlssatzes in einer untergeordneten Programmiersprache, sowie einen Anwenderprogrammspeicher (4) zur Aufnahme der Anweisungen eines Anwenderprogramms in einer übergeordneten Programmiersprache. Ein Interpretierer steuert die Bearbeitung der Anweisungen des Anwenderprogramms in der übergeordneten Programmiersprache mittels Befehlsfolgen in der untergeordneten Programmiersprache. Erfindungsgemäß ist ein Festwertspeicher (7) zur Aufnahme der Adressen für den Interpretierer und ein direkt übernehmender Speicher (8) vorgesehen. Die Eingänge des Festwertspeichers (7) sind an diejenigen Leitungen des Datenbus (1) angeschlossen, die mit dem Operationscode der übergeordneten Programmiersprache belegt sind. Die Ausgänge des Festwertspeichers (7) sind mit den Dateneingängen des direkt übernehmenden Speichers (8) verbunden. Der direkt übernehmende Speicher (8) wird von einem Adressdecoder (6) mit Ladesteuersignalen (G) und Lesesteuersignalen (OE) gesteuert. Der Adressdecoder (6) erzeugt ein Ladesteuersignal, wenn der Anwenderprogrammspeicher (4) angesprochen wird, bzw. ein Lesesteuersignal, wenn der Mikroprozessor (2) den Programmzählerstand (j) auf den Adressbus ausgibt. A microcomputer contains an interpreter memory (5) for receiving an implemented instruction set in a subordinate programming language, and a user program memory (4) for receiving the instructions of a user program in a superordinate programming language. An interpreter controls the processing of the instructions of the user program in the higher programming language by means of command sequences in the lower programming language. According to the invention, a read-only memory (7) is provided for storing the addresses for the interpreter and a directly accepting memory (8). The inputs of the read-only memory (7) are connected to those lines of the data bus (1) which are assigned the operation code of the higher-level programming language. The outputs of the read-only memory (7) are connected to the data inputs of the directly receiving memory (8). The directly taking over memory (8) is controlled by an address decoder (6) with charge control signals (G) and read control signals (OE). The address decoder (6) generates a load control signal when the user program memory (4) is addressed, or a read control signal when the microprocessor (2) outputs the program counter status (j) on the address bus.

Inventors

• 👤 Manfred Dipl.-Ing. Schlang

Bibliographic Details