Latch circuit

Abstract

Abstract Translated from German Verriegelungsschaltung mit voll integrierter Einstell- und Rückstellmöglichkeit, mit zwei ein bistabiles Verhalten aufweisenden Transistoren (58, 59), einem über eine Dateneingangsleitung (42) ansteuerbaren dritten Transistor (56) und einem damit in Reihe geschalteten, über eine Taktimpulsleitung (27) ansteuerbaren vierten Transistor (54), in welcher Schaltung ein binäres Datensignal bei Auftreten eines Taktimpulses die bistabile Schaltung an ihren Ausgängen (Q, Q) auf das entsprechende binäre Ausgangssignal einzustellen vermag sowie mit einem fünften Transistor (80), der zur Reihenschaltung des dritten und vierten Transistors (56, 54) parallel geschaltet ist, an einem der beiden Transistoren (58, 59) der bistabilen Schaltung angeschlossen und über eine Eingangsklemme (79) mit einem Einstellsignal ansteuerbar ist, und mit einem sechsten Transistor (82), der an dem anderen der beiden Transistoren (58, 59) angeschlossen und zur Reihenschaltung des vierten Transistors (54) mit einem siebten durch ein Bezugspotential ansteuerbaren Transistor (57) parallel geschaltet und an einer Eingangsklemme (81) mit einem Rückstellsignal ansteuerbar ist, so daß damit die bistabile Schaltung (10') unabhängig von Taktimpulsen durch die Einstell- bzw. Rückstellsignale in ihren entsprechenden Betriebszustand umschaltbar ist. Locking circuit with fully integrated setting and resetting option, with two transistors (58, 59) exhibiting a bistable behavior, a third transistor (56) that can be controlled via a data input line (42) and a fourth one connected in series with it that can be controlled via a clock pulse line (27) Transistor (54), in which circuit a binary data signal is able to set the bistable circuit at its outputs (Q, Q) to the corresponding binary output signal when a clock pulse occurs, and with a fifth transistor (80), which is used to connect the third and fourth transistors in series (56, 54) is connected in parallel, connected to one of the two transistors (58, 59) of the bistable circuit and can be controlled via an input terminal (79) with a setting signal, and with a sixth transistor (82) which is connected to the other of the two transistors (58, 59) connected and connected in series to the fourth transistor (54) with a sieve th by a reference potential controllable transistor (57) connected in parallel and at an input terminal (81) can be controlled with a reset signal, so that the bistable circuit (10 ') can be switched into its corresponding operating state independently of clock pulses by the setting or reset signals .

Inventors

• 👤 Eric Lee Carter
• 👤 Eugene James Nosowicz

Bibliographic Details