Patent EP0000489A1 successfully refreshed from Google Patents.
← Back to Patent Explorer
EP0000489A1 Expired / Lapsed EP ⏱️ 0.0 years remaining

Method for the non-destructive testing of semiconductor substrates

Assignee: International Business Machines Corp
•
Filing: 1978-07-10
•
Granted: —
•
Expires: 1998-07-10
📄 Original PDF 🌐 Google Patents 🔄 Sync Now

Abstract

Abstract Translated from German Bei dem Verfahren zum zerstörungsfreien Prüfen von Halbleitersubstraten werden diese in eine verdünnte Elektrolytlösung (23) eingetaucht, dann werden die Substrate (21) eine festgelegte Zeit gegenüber der Elektrolytlösung (23) mit einer Spannung im Bereich zwischen etwa 50 und etwa 65 Volt negativ vorgespannt und gleichzeitig werden die Substratoberflächen mit einer Beleuchtungsstärke im Bereich zwischen etwa 538 und etwa 807 1x beleuchtet. Das sich an den Störstellenplätzen entwickelnde Wasserstoffbiäschenmuster kann fotografisch registriert werden. In the method for the non-destructive testing of semiconductor substrates, these are immersed in a dilute electrolytic solution (23), then the substrates (21) are negatively biased with respect to the electrolytic solution (23) with a voltage in the range between approximately 50 and approximately 65 volts and at the same time, the substrate surfaces are illuminated with an illuminance in the range between approximately 538 and approximately 807 1x. The hydrogen bubble pattern developing at the fault locations can be registered photographically. Das Verfahren eignet sich besonders zum Auffinden und Registrieren von elektrisch aktiven Störstellenplätzen an Halbleiteroberflächen, von defekten P/N-Übergängen und von gestörten Bereichen in großflächigen P / N-Übergängen und ist deshalb als Prüfmethode sowohl in der Halbleiterplättchenfertigung als auch bei der Herstellung-von integrierten Schaltungen verwendbar. The method is particularly suitable for locating and registering electrically active fault locations on semiconductor surfaces, defective P / N junctions and disturbed areas in large-area P / N junctions and is therefore a test method both in semiconductor wafer production and in the manufacture of integrated circuits can be used.

Inventors

  • 👤 Gary Markovits

Bibliographic Details

Application Number —
Jurisdiction EP
Data Source google_patents
Last Synchronized 2026-11-04 05:14
CPC Classifications
H; H10; H10P; H10P74/00; H10P74/23; H10P74/235; G; G01; G01N; G01N27/00; G01N27/26; G01N27/416; G01N27/42; G01R; G01R31/00; G01R31/28; G01R31/302

Claims Analysis

Total Claims: 0
No claims parsed yet. Click Sync Now above to re-index claims from Google Patents.

References Cited (Backward Citations)

No citation records indexed.

USPTO Annuity & Maintenance Windows

Maintenance schedule is calculated for granted US utility patents.

Assigned Categories & Tags

No categories assigned to this patent yet.

Assign Category Tag