Circuit and method for replacing address translation

Abstract

Abstract Translated from Japanese (57)【要約】 【課題】 アドレス変換装置内に備えられたメモリ内の 内容の修正を制御する回路を提供する。 【解決手段】このメモリはアドレス変換と関連する仮想 アドレスと物理的アドレスとを含む複数の記述項を含ん でいる。前記回路はアドレス変換回路と結合された更新 制御回路を含んでいる。更新制御回路は記述項を無効状 態に設定し、または記述項に新たなアドレス変換をロー ドするように指示するように構成されている。前記回路 は、さらに更新制御回路を制御するように構成されたフ ラッシュ制御回路を含んでいる。このような制御には特 定の事象が検知されると記述項を無効状態に設定するこ とが含まれている。 (57) Abstract: Provided is a circuit for controlling correction of contents in a memory provided in an address translation device. The memory includes a plurality of entries including a virtual address and a physical address associated with the address translation. The circuit includes an update control circuit coupled to an address translation circuit. The update control circuit is configured to set the entry to an invalid state or to instruct the entry to load a new address translation. The circuit further includes a flash control circuit configured to control the update control circuit. Such controls include setting the entry to an invalid state when a particular event is detected.

Inventors

• 👤 John E Watkins
• 👤 ジョン・イー・ワトキンス

Bibliographic Details