Semiconductor device

Abstract

Abstract Translated from Japanese (57)【要約】 【課題】 半導体チップ角部の低弾性率層においても配 線できるようにして、配線設計の自由度と実装密度とが 向上された半導体装置を提供する。 【解決手段】 平面的にみた各角部に直線状に面取りさ れた面取り部２１Ａを有し、かつ外縁に斜面を有する低 弾性率層２０と、半導体チップ１０の電極に接続された パッド３０と、パッド３０から低弾性率層２０の外縁と 直交し低弾性率層２０上にわたって延びる配線パターン ３１と、低弾性率層２０上に設けられ配線パターン３１ に接続されたランド３２と、ランド３２以外を覆うよう に形成されたソルダーレジスト４０と、ランド３２上に 設けられた金属ボール５０とを備える。これにより、面 取り部２１Ａにおいて配線パターン３１が所定の幅と間 隔とで形成されるので、配線設計の自由度と実装密度と が向上された半導体装置が実現される。 (57) [Problem] To provide a semiconductor device capable of wiring even in a low elastic modulus layer at a corner portion of a semiconductor chip, thereby improving the degree of freedom in wiring design and the mounting density. SOLUTION: A low elastic modulus layer 20 having a chamfered portion 21A straightly chamfered at each corner as viewed in a plane and having a slope on an outer edge, and a pad 30 connected to an electrode of a semiconductor chip 10 are provided. A wiring pattern 31 extending from the pad 30 to the lower elastic layer 20 at right angles to the outer edge of the low elastic layer 20; and a wiring pattern 31 provided on the low elastic layer 20. And a solder resist 40 formed so as to cover portions other than the land 32, and a metal ball 50 provided on the land 32. Thus, the wiring pattern 31 is formed with a predetermined width and a predetermined interval in the chamfered portion 21A, so that a semiconductor device in which the degree of freedom in wiring design and the mounting density are improved.

Inventors

• 👤 Yoshifumi Nakamura
• 👤 嘉文 中村
• 👤 Ryuichi Sawara
• 👤 隆一 佐原
• 👤 Nozomi Shimoishizaka
• 👤 望 下石坂
• 👤 Takahiro Kumagawa
• 👤 隆博 隈川

Bibliographic Details