Semiconductor device and manufacturing method thereof

Abstract

Abstract Translated from Japanese (57)【要約】 【課題】 しきい値電圧あるいはゲート絶縁膜耐圧が異 なる２種類以上のＭＩＳＦＥＴを備え、信頼性の高い半 導体装置及びその製造方法を提供する。 【解決手段】 シリコン基板１内を３つの第１〜第３Ｍ ＯＳＦＥＴ形成領域Ｒft11，Ｒft12，Ｒft13に区画する 素子分離領域４を形成し、シリコン基板１上にゲート酸 化膜２，多結晶シリコン膜３を順次形成する。次に、フ ォトレジスト膜Ｐr1，Ｐr2をマスクとして、領域Ｒft1 1，Ｒft12に燐を異なる濃度で注入する。第１，第２ゲ ート電極３ａ，３ｂ、サイドウォール７を形成した後、 砒素を各ゲート電極３ａ，３ｂ及びシリコン基板１内に 注入して、不純物拡散層８を形成する。各ＭＯＳＦＥＴ のゲート電極３ａ，３ｂ内において、内部からゲート絶 縁膜に向かってキャリア濃度が減少するプロファイルが 形成され、ビルトイン電位差によるゲート絶縁膜耐圧の 異なる２種類のＭＯＳＦＥＴが形成される。 [PROBLEMS] To provide a highly reliable semiconductor device including two or more types of MISFETs having different threshold voltages or different withstand voltages of gate insulating films, and a method of manufacturing the same. SOLUTION: In a silicon substrate 1, three first to third M are provided. An element isolation region 4 partitioned into OSFET formation regions Rft11, Rft12, and Rft13 is formed, and a gate oxide film 2 and a polycrystalline silicon film 3 are sequentially formed on a silicon substrate 1. Next, using the photoresist films Pr1 and Pr2 as a mask, the region Rft1 is used. 1. Inject phosphorus into Rft12 at different concentrations. After forming the first and second gate electrodes 3a and 3b and the sidewalls 7, Arsenic is implanted into each of the gate electrodes 3a, 3b and the silicon substrate 1 to form an impurity diffusion layer 8. Each MOSFET In the gate electrodes 3a and 3b, a profile in which the carrier concentration decreases from the inside toward the gate insulating film is formed, and two types of MOSFETs having different gate insulating film breakdown voltages due to a built-in potential difference are formed.

Inventors

• 👤 Masatoshi Arai
• 👤 雅利 荒井
• 👤 Mizuki Segawa
• 👤 瑞樹 瀬川
• 👤 Toshiki Yabu
• 👤 俊樹 薮

Bibliographic Details