Semiconductor device

Abstract

Abstract Translated from Japanese (57)【要約】 【課題】ＳＯＩ層の膜厚バラツキに起因するしきい値電 圧のバラツキによる不具合を回避する。 【解決手段】シリコン基板１５上にポリシリコン膜１６ およびシリコン酸化膜１７を介して薄膜ＳＯＩ層１８， ２１が形成され、薄膜ＳＯＩ層１８，２１を用いてＣＭ ＯＳ回路を構成している。ＰチャネルおよびＮチャネル ＭＯＳＦＥＴに対向して不純物ドープトポリシリコン層 ２８が配置され、各ＭＯＳＦＥＴのしきい値電圧を調整 すべく電荷が蓄積されている。ＰチャネルおよびＮチャ ネルＭＯＳＦＥＴに対向して不純物ドープトポリシリコ ン層（３０）がそれぞれ配置され、バイアス電圧切替回 路は待機時には各ＭＯＳＦＥＴのしきい値電圧の絶対値 を大きくすべき電位を印加し、動作時には同しきい値電 圧の絶対値を小さくすべき電位を印加する。 (57) [Abstract] [PROBLEMS] To avoid problems due to variations in threshold voltage due to variations in film thickness of an SOI layer. A polysilicon film 16 is formed on a silicon substrate 15. And a thin film SOI layer 18 via the silicon oxide film 17, 21 is formed and CM is performed using the thin film SOI layers 18 and 21. It constitutes an OS circuit. Impurity-doped polysilicon layer 28 is arranged to face the P-channel and N-channel MOSFETs, and charges are accumulated to adjust the threshold voltage of each MOSFET. Impurity-doped polysilicon layers (30) are arranged to face the P-channel and N-channel MOSFETs, respectively, and the bias voltage switching circuit applies a potential that should increase the absolute value of the threshold voltage of each MOSFET during standby. During operation, a potential is applied to reduce the absolute value of the threshold voltage.

Inventors

• 👤 Kunihiro Onoda
• 👤 邦広 小野田
• 👤 Jun Sakakibara
• 👤 純 榊原
• 👤 Keimei Himi
• 👤 啓明 氷見

Bibliographic Details