Chip size package manufacturing method

Abstract

Abstract Translated from Japanese (57)【要約】 【課題】 半導体ウエハ上へのバンプの形成から半導体 パッケージの完成までの製造工程を減らすと同時に、ダ イボンド工程での位置合わせ等を容易に行えるようにし たチップサイズパッケージの製造方法を提供する。 【解決手段】 半導体ウエハ８上にバンプ２を形成する 工程と、このバンプ２によって半導体ウエハ８を回路基 板３上にダイボンドする工程と、ダイボンドした半導体 ウエハ８と回路基板３との間を樹脂６で封止する工程 と、樹脂封止した回路基板３と半導体ウエハ８とを半導 体チップ１毎にダイシングする工程とを備えるチップサ イズパッケージの製造方法。 (57) [Summary] [Problem] Manufacturing of a chip size package that reduces the manufacturing process from the formation of bumps on a semiconductor wafer to the completion of a semiconductor package, and at the same time facilitates alignment and the like in a die bonding process. Provide a way. SOLUTION: A step of forming bumps 2 on a semiconductor wafer 8, a step of die-bonding the semiconductor wafer 8 onto a circuit board 3 by the bumps 2, and a resin 6 between the die-bonded semiconductor wafer 8 and the circuit board 3. And a step of dicing the resin-sealed circuit board 3 and semiconductor wafer 8 for each semiconductor chip 1.

Inventors

• 👤 Makoto Nagayama
• 👤 誠 長山

Bibliographic Details