Wiring forming method for multilayer wiring semiconductor device

Abstract

Abstract Translated from Japanese (57)【要約】 （修正有） 【課題】 接続孔に埋め込まれた、ＣＶＤによる金属ア ルミニウムを平坦化できる多層配線半導体装置の配線形 成方法を提供する。 【解決手段】 基板２の絶縁膜上に金属アルミニウムを 含む金属層を形成してパターニングすることにより配線 層を形成する第１の配線層形成工程と、この第１の配線 層全面に層間絶縁膜を形成する工程と、この層間絶縁膜 の所望の位置に接続孔１２を形成する開孔工程と、この 接続孔内に体積分率が１００％以上となるように金属ア ルミニウムをＣＶＤ法により選択的に堆積させて埋め込 む埋め込み工程と、この金属アルミニウムの埋め込み層 を含む全面を研磨して平坦化する研磨工程と、この平坦 化面の全体を洗浄する洗浄工程と、この平坦化面上に金 属アルミニウムを含む金属層を形成してパターニングす ることにより配線層を形成する第２の配線層形成工程と を備えるように構成する。 (57) [Summary] (Correction) [PROBLEMS] To provide a wiring forming method of a multilayer wiring semiconductor device capable of flattening metal aluminum by CVD embedded in a connection hole. A first wiring layer forming step of forming a wiring layer by forming and patterning a metal layer containing metallic aluminum on an insulating film of a substrate 2, and an interlayer insulating film over the entire surface of the first wiring layer. And a step of forming a contact hole 12 at a desired position of this interlayer insulating film, and a process for selectively forming metallic aluminum in the contact hole by a CVD method so that the volume fraction is 100% or more. Embedded step of embedding and embedding in the metal, a polishing step of polishing and flattening the entire surface including the embedded layer of metallic aluminum, a cleaning step of cleaning the entire planarized surface, and a metallic aluminum on the planarized surface. And a second wiring layer forming step of forming a wiring layer by forming a metal layer including and patterning the metal layer.

Inventors

• 👤 Takayuki Komiya
• 👤 隆行 小宮
• 👤 Yumiko Kouno
• 👤 有美子 河野

Bibliographic Details