Dielectric capacitor and non-volatile memory

Abstract

Abstract Translated from Japanese (57)【要約】 【目的】 良好な特性を有する誘電体キャパシタを提供 することを目的とする。 【構成】 シリコン基板２に、ソース領域４、ドレイン 領域６が形成され、チャネル領域上にゲート電極８が形 成されている。このトランジスタのドレイン領域６の上 に、ポリシリコンによるプラグ１０が形成されている。 このポリシリコン・プラグ１０の上に、酸化イリジウム 層１１が形成されている。酸化イリジウム層１１の上 に、白金層１２が形成されている。したがって、白金層 １２は配向して形成される。その上に強誘電体であるＰ ＺＴ層１４が形成されている。配向した白金層１２の上 にＰＺＴ層１４を形成することができ、強誘電性を向上 させることができる。また、ポリシリコン１０との界面 に酸化物を生じるおそれがない。 (57) [Abstract] [Purpose] An object is to provide a dielectric capacitor having good characteristics. [Structure] A source region 4 and a drain region 6 are formed on a silicon substrate 2, and a gate electrode 8 is formed on a channel region. A plug 10 made of polysilicon is formed on the drain region 6 of this transistor. An iridium oxide layer 11 is formed on the polysilicon plug 10. A platinum layer 12 is formed on the iridium oxide layer 11. Therefore, the platinum layer 12 is oriented. On top of that, P which is a ferroelectric The ZT layer 14 is formed. The PZT layer 14 can be formed on the oriented platinum layer 12, and the ferroelectricity can be improved. Further, there is no possibility that oxide will be generated at the interface with the polysilicon 10.

Inventors

• 👤 Takashi Nakamura
• 👤 孝 中村

Bibliographic Details