Formation of gate electrode

Abstract

Abstract Translated from Japanese (57)【要約】 （修正有） 【目的】 ゲ−ト用リンド−プＰｏｌｙ−Ｓｉの形状を 整えさせ、電気的特性を安定化できるゲ−ト電極を実現 する。 【構成】 ノンド−プ状態でＰｏｌｙ−Ｓｉエッチング を行って、異方性の保たれた形状を形成しておき、層間 膜を堆積した後、平坦化を施し、Ｐｏｌｙ−Ｓｉの表面 が表われるまで層間膜をエッチバックした後、ｎ型不純 物をＰｏｌｙ−Ｓｉに拡散させることにより、ゲ−ト用 リンド−プＰｏｌｙ−Ｓｉを異方性の保たれた形状に安 定化するようにしたことを特徴とする。 (57) [Summary] (Modified) [Purpose] To realize a gate electrode capable of stabilizing the electrical characteristics by adjusting the shape of the gate poly-Si for gate. [Structure] Poly-Si etching is performed in a non-doped state to form a shape in which anisotropy is maintained, an interlayer film is deposited, and then planarization is performed to reveal the surface of Poly-Si. After the interlayer film is etched back up to this point, the n-type impurity is diffused into the Poly-Si to stabilize the gate poly-Si for gate to an anisotropic shape. Characterize.

Inventors

• 👤 Shojiro Araki
• 👤 昌二郎 荒木
• 👤 Nobuyuki Hamamatsu
• 👤 伸到 濱松
• 👤 Jukichi Tsunako
• 👤 充吉 津波古

Bibliographic Details