Debugging support mechanism

Abstract

Abstract Translated from Japanese (57)【要約】 【目的】 ブランチトレース機構が持つ全ての分岐命令 でブレークするためにオーバーヘッドが大きくなるとい う欠点を解決し、さらにチューニングの効率化を図る。 【構成】 トレース例外発生条件指定レジスタ３１によ り、ＣＰＵ１で定義されている分岐命令の種類毎にブラ ンチトレースを行うか否かの指定を行い、該分岐命令が 条件付きのときにはその条件の真偽の指定も行う。さら に、領域上限指定レジスタ１１及び領域下限指定レジス タ１２により、特定の領域の命令だけを対象としたブラ ンチトレースを行うための領域指定を行う。 (57) [Abstract] [Purpose] To solve the drawback that the branch trace mechanism breaks at all branch instructions, resulting in a large overhead, and to further improve tuning efficiency. [Structure] A trace exception occurrence condition specification register 31 is used to specify whether or not a branch trace is to be executed for each type of branch instruction defined in the CPU 1, and when the branch instruction is conditional, whether the condition is true or false. Also specify. Further, the area upper limit specifying register 11 and the area lower limit specifying register 12 specify the area for performing the branch trace only for the instruction in the specific area.

Inventors

• 👤 Rimiko Iwanaga
• 👤 理美子 岩永
• 👤 Teruhiko Ohara
• 👤 輝彦 大原
• 👤 Koichi Takeda
• 👤 浩一 武田
• 👤 Kenji Katou
• 👤 研児 加藤

Bibliographic Details