Semiconductor wafer, its manufacturing method and its manufacturing apparatus

Abstract

Abstract Translated from Japanese (57)【要約】 【課題】 支持基板側ウェハとデバイス形成側ウェハと で結晶方位がずれた半導体ウェハであって、ノッチやオ リエンテーションフラットの付される結晶方位が異なる ２種類のウェハを用意しなくてもよいものを提供する。 【解決手段】 同じ結晶方位＜１１０＞にノッチやオリ エンテーションフラットが付された２枚の半導体ウェハ の一方を支持基板側ウェハ１とし、他方をデバイス形成 側ウェハとして、ノッチやオリエンテーションフラット 同士が互いにずれた状態で（例えばデバイス形成側ウェ ハの結晶方位＜１００＞と支持基板側ウェハ１の結晶方 位＜１１０＞とが同方向となるように）両ウェハを貼り 合わせる。そしてデバイス形成側ウェハを分割してＳＯ Ｉ層３とし、ＳＯＩ層３にＭＯＳトランジスタＴＲ１等 を形成する。 PROBLEM TO BE SOLVED: To provide two kinds of semiconductor wafers in which the crystal orientations of a support substrate side wafer and a device formation side wafer are shifted from each other and have different crystal orientations to which notches and orientation flats are attached. Provide what you don't need. SOLUTION: One of two semiconductor wafers provided with a notch or an orientation flat in the same crystal orientation <110> as a support substrate side wafer 1 and the other as a device formation side wafer, and the notches and the orientation flats are shifted from each other. In this state, the two wafers are bonded together (for example, such that the crystal orientation <100> of the device formation side wafer and the crystal orientation <110> of the support substrate side wafer 1 are the same). Then, the wafer on the device formation side is divided into SO As the I layer 3, a MOS transistor TR1 and the like are formed in the SOI layer 3.

Inventors

• 👤 Takashi Ipposhi
• 👤 隆志 一法師
• 👤 Takuji Matsumoto
• 👤 拓治 松本

Bibliographic Details