Electronic component and method of manufacturing electronic component
Abstract
Abstract Translated from Japanese (57)【要約】 【課題】 実装面積の増加を少なくしながら、半導体チ ップ近傍にコンデンサ等を配置することができる電子部 品及びその製造方法を提供する。 【解決手段】 誘電体層3の両側に電極層1,2を、コ ンデンサを構成するように対向配置する。電極層1,2 には取り出し電極4,5を形成する。また、電極層1, 2と絶縁された貫通電極6を形成する。配線基板上に電 子部品10を実装し、その上に半導体チップを実装す る。半導体チップと配線基板とを貫通電極6を介して接 続するともに、半導体チップ又は配線基板を取り出し電 極4,5に接続する。 [PROBLEMS] To provide an electronic component in which a capacitor and the like can be arranged near a semiconductor chip while minimizing an increase in a mounting area, and a method for manufacturing the same. SOLUTION: On both sides of a dielectric layer 3, electrode layers 1 and 2 are arranged to face each other so as to constitute a capacitor. Electrode layers 1 and 2 The extraction electrodes 4 and 5 are formed. In addition, the electrode layers 1, 2 are formed. The electronic component 10 is mounted on a wiring board, and a semiconductor chip is mounted thereon. The semiconductor chip and the wiring board are connected via the through electrodes 6, and the semiconductor chip or the wiring board is taken out and connected to the electrodes 4 and 5.
Inventors
- 👤 Kazuyoshi Honda
- 👤 和義 本田
- 👤 Noriyasu Echigo
- 👤 紀康 越後
- 👤 Masaru Odagiri
- 👤 優 小田桐
- 👤 Takanori Sugimoto
- 👤 高則 杉本
Bibliographic Details
Claims Analysis
Total Claims: 0References Cited (Backward Citations)
No citation records indexed.
USPTO Annuity & Maintenance Windows
Maintenance schedule is calculated for granted US utility patents.