Timing control circuit device

Abstract

Abstract Translated from Japanese (57)【要約】 （修正有） 【課題】 入力クロック信号と出力クロック信号の位相 差を同期させるタイミング制御回路において、高速に位 相同期を行い、クロック信号分配等による出力負荷に依 存せずに位相差を調整することができ、低スキューかつ 低消費電力を実現できるタイミング制御回路装置の提 供。 【解決手段】 入力クロック信号と出力クロック信号の 位相差を粗調整する粗調タイミング制御回路CDLL11と位 相差を微調整する微調タイミング制御回路FDLL11とCDLL 11からFDLL11へクロック信号を伝達する粗調微調変換回 路CONV11から構成される。微調タイミング制御回路FDL1 1では粗調整された信号を用いて、入力クロック信号clk in11と出力クロック信号clkout11との位相差を高い精度 で調整し、位相差をなくす。 (57) [Summary] (with correction) [PROBLEMS] A timing control circuit for synchronizing a phase difference between an input clock signal and an output clock signal, performs high-speed phase synchronization and does not depend on an output load due to clock signal distribution or the like. Provided is a timing control circuit device capable of adjusting a phase difference, realizing low skew and low power consumption. SOLUTION: A coarse adjustment timing control circuit CDLL11 for coarsely adjusting the phase difference between an input clock signal and an output clock signal, and a fine adjustment timing control circuit FDLL11 and CDLL for finely adjusting the phase difference. It comprises a coarse / fine conversion circuit CONV11 for transmitting a clock signal from the FDLL11 to the FDLL11. Fine adjustment timing control circuit FDL1 In 1 the input clock signal clk is The phase difference between in11 and the output clock signal clkout11 is adjusted with high accuracy to eliminate the phase difference.

Inventors

• 👤 Sukeyuki Miyazaki
• 👤 祐行 宮▲崎▼
• 👤 Kiyoshi Hasegawa
• 👤 清志 長谷川
• 👤 Masaru Kokubo
• 👤 優 小久保
• 👤 Hirokazu Aoki
• 👤 郭和 青木
• 👤 Koichiro Ishibashi
• 👤 孝一郎 石橋

Bibliographic Details