Semiconductor device and manufacturing method thereof

Abstract

Abstract Translated from Japanese (57)【要約】 【課題】 ウェル領域の高密度化とともに、複数の高耐 圧トランジスタを異なる電圧で独立して駆動することが できるウェル構造を含む半導体装置およびその製造方法 を提供する。 【解決手段】 半導体装置は、シリコン基板２１に形成 された第１導電型（Ｐ型）の第１のウェル３５と、第１ のウェル３５と隣接する第２導電型（Ｎ型）の第２のウ ェル２９と、第２のウェル２９内に形成された第１導電 型（Ｐ型）の第３のウェル４１と、からなるトリプルウ ェルを含む。各ウェル内には、高耐圧ＭＯＳＦＥＴが設 けられている。各ＭＯＳＦＥＴ１００Ｎ，２００Ｐ，３ ００Ｎは、それぞれゲート絶縁層７８の周囲のウェル中 にオフセット領域を有する。このオフセット領域は、シ リコン基板２１上のオフセットＬＯＣＯＳ層６５ａの下 に設けられた低濃度不純物層６３ａ，５７ａからなる。 [PROBLEMS] To provide a semiconductor device including a well structure capable of independently driving a plurality of high breakdown voltage transistors at different voltages while increasing the density of a well region, and a method of manufacturing the same. The semiconductor device includes a first well of a first conductivity type (P type) formed in a silicon substrate, and a first well of a first conductivity type (P type). A second well 29 of the second conductivity type (N-type) adjacent to the well 35 of the first conductivity type, and a third well 41 of the first conductivity type (P-type) formed in the second well 29. Includes triple well. A high breakdown voltage MOSFET is provided in each well. Each MOSFET 100N, 200P, 3 00N each have an offset region in the well around the gate insulating layer 78. This offset region includes low-concentration impurity layers 63a and 57a provided below the offset LOCOS layer 65a on the silicon substrate 21.

Inventors

• 👤 Masahiro Hayashi
• 👤 正浩 林

Bibliographic Details