Manufacture of integrated bipolar/CMOS circuits and a capacitor

Abstract

Abstract Translated from French L'invention concerne un procédé de fabrication d'un circuit intégré comprenant des transistors MOS et un transistor bipolaire de type NPN, comportant les étapes suivantes : former les transistors MOS, recouvrir l'ensemble de la structure d'une couche de protection (21, 22), ouvrir la couche de protection à l'emplacement d'émetteur-base du transistor bipolaire, former une première couche de silicium polycristallin (23) dopée de type P, une deuxième couche de nitrure (20) et une deuxième couche d'oxyde (24), ouvrir ces trois dernières couches (23, 20, 24) au centre de la région d'émetteur-base du transistor bipolaire, déposer une troisième couche de nitrure (40), former des espaceurs, éliminer les parties apparentes de la troisième couche de nitrure, et déposer une troisième couche de silicium polycristallin (46) dopée de type N. <IMAGE> The invention relates to a method for manufacturing an integrated circuit comprising MOS transistors and an NPN type bipolar transistor, comprising the following steps: forming the MOS transistors, covering the entire structure with a protective layer (21 , 22), open the protective layer at the emitter-base location of the bipolar transistor, form a first layer of P-doped polycrystalline silicon (23), a second layer of nitride (20) and a second layer d oxide (24), open these last three layers (23, 20, 24) in the center of the emitter-base region of the bipolar transistor, deposit a third layer of nitride (40), form spacers, remove the visible parts of the third layer of nitride, and deposit a third layer of N-doped polycrystalline silicon (46). <IMAGE>

Inventors

• 👤 Yvon Gris

Bibliographic Details