Level limit checking circuit

Abstract

Abstract Translated from German Beschrieben wird eine Füllstandsüberwachungsschaltung für einen elektronischen Speicherbaustein (10a-10g; 10h), der eine Speicherlogik (12a-12g) aufweist, welche in einem Speicher (11a-11g) des elektronischen Speicherbausteins (10a-10g) abgespeicherte Bits eines zugeführten Datenstroms (D1-D7) zu Zellen definierter Bit-Länge zusammenfaßt. Erfindungsgemäß ist vorgesehen, daß die Speicherlogik (12a-12g) für jede vollständige Zelle ein Zählimpuls-Speichersignal (CC1-CC7; CC) erzeugt, das einer Zähleinrichtung (30a-30g) der Füllstandsüberwachungsschaltung (20) zugeführt wird, deren Zählerstand durch das erzeugte Zählimpuls-Speichersignal (CC1-CC7; CC) inkrementiert wird, daß die Füllstandsüberwachungsschaltung (20) eine Auswerteeinheit (40) aufweist, die periodisch den Zählerstand der Zähleinrichtung (30a-30g) abfragt, und daß die Speicherlogik (12a-12g) nach Beendigung eines Auslesevorgangs einer Zelle ein Quittier-Speichersignal (Q1-Q7; Q) erzeugt, das der Zähleinrichtung (30a-30g) zugeführt wird, deren Zählerstand durch das von der Speicherlogik erzeugte Quittierimpuls-Speichersignal dekrementiert wird. A fill level monitoring circuit for an electronic memory module (10a-10g; 10h) is described, which has a memory logic (12a-12g) which stores bits of a supplied data stream (D1.) Stored in a memory (11a-11g) of the electronic memory module (10a-10g) -D7) summarized into cells of defined bit length. According to the invention, the memory logic (12a-12g) generates a counting pulse memory signal (CC1-CC7; CC) for each complete cell, which is fed to a counting device (30a-30g) of the level monitoring circuit (20), the counter reading of which is generated by the one Counting pulse memory signal (CC1-CC7; CC) is incremented that the fill level monitoring circuit (20) has an evaluation unit (40) which periodically queries the counter status of the counting device (30a-30g), and that the memory logic (12a-12g) after completion a readout process of a cell generates an acknowledgment memory signal (Q1-Q7; Q) which is fed to the counting device (30a-30g), the count of which is decremented by the acknowledgment pulse memory signal generated by the memory logic.

Inventors

• 👤 Peter Schmidtke

Bibliographic Details