Frequency multiplex apparatus employing digital filters

Abstract

Abstract Translated from French Après échantillonnage d'un signal à multi-porteuse (SM), des groupes de porteuses modulées multiplexées à largeur de bande identique sont séparés par des filtres de groupe (1021 , 1022) puis leurs fréquences de cadencement sont réduites par des décimateurs (1021' et 1022') en dépendance de leurs largeurs de bande respectives. Afin de séparer chacune des porteuses modulées dans chacun des groupes, une architecture à réseaux polyphasés (105a à 105d) est proposée. Cette architecture par réseaux polyphasés associée à un étage de lignes à retard (104) permet de traiter les groupes séparés de porteuses modulées multiplexés à largeur de bande identique par programmation d'un circuit de multiplication complexe à transformée de Fourier (1055) . Le dispositif de démultiplexage (102, 103, 104, 105) peut être programmable pour traiter des trafics évolutifs de groupes de porteuses multiplexées. Dans ce cas, un étage de commutation (1031, 1032) est utilisé pour relier les sorties des filtres de décimation (1021', 1022') à des entrées de l'étage de lignes à retard (104). <IMAGE> After sampling a multi-carrier (SM) signal, groups of modulated multiplexed carriers with identical bandwidth are separated by group filters (1021, 1022) and their timing frequencies are reduced by decimators (1021 ' and 1022 ') depending on their respective bandwidths. In order to separate each of the modulated carriers in each of the groups, an architecture with polyphase networks (105a to 105d) is proposed. This architecture by polyphase networks associated with a stage of delay lines (104) makes it possible to process the separate groups of modulated multiplexed carriers with identical bandwidth by programming a complex multiplier circuit with Fourier transform (1055). The demultiplexing device (102, 103, 104, 105) can be programmable to process evolving traffics of groups of multiplexed carriers. In this case, a switching stage (1031, 1032) is used to connect the outputs of the decimation filters (1021 ', 1022') to inputs of the delay line stage (104). <IMAGE>

Inventors

• 👤 Xiao Yong Guo
• 👤 Gérard Maral

Bibliographic Details