Circuit arrangement for protecting a field-effect-controlled semiconductor against overload
Abstract
Abstract Translated from German Zum Schutz eines FET oder IGBT (1) gegen Überlast wird dessen Gate-Source-(Emitter)-Spannung überwacht. Bei Anstieg des Laststroms steigt diese an. Wird sie größer als ein Referenzwert, wird ein zwischen Gate und Source (Emitter) liegender Schalter (5) leitend gesteuert, der die Gate-Source-(Emitter)-Spannung absenkt. To protect an FET or IGBT (1) against overload, its gate-source (emitter) voltage is monitored. As the load current increases, this increases. If it is larger than a reference value, a switch (5) located between the gate and source (emitter) is turned on, which lowers the gate-source (emitter) voltage.
Inventors
- 👤 Heinz Amann
Bibliographic Details
Claims Analysis
Total Claims: 0References Cited (Backward Citations)
No citation records indexed.
USPTO Annuity & Maintenance Windows
Maintenance schedule is calculated for granted US utility patents.