Testable integrated circuit and associated circuitry

Abstract

Abstract Translated from German Die für Boundary-Scan-Prüfung ausgelegten integrierten Schaltungen (IC) weisen Eingangs-Prüfstufen (EPS) und Ausgangs-Prüfstufen (APS) mit einer minimalen Anzahl von logischen Elementen und somit einer geringen Laufzeit auf. Das Eingangsmode-Steuersignal (MS1) und das Ausgangsmode-Steuersignal (MS2) sind auf getrennte Anschlußpunkte geführt, wodurch ein Controller entfallen kann. Durch die Prüfstufen wird eine hohe Frequenz des Prüftaktsignals (TC) bei minimalen Schaltungsaufwand möglich. The integrated circuits (IC) designed for boundary scan testing have input test stages (EPS) and output test stages (APS) with a minimum number of logic elements and thus a short runtime. The input mode control signal (MS1) and the output mode control signal (MS2) are routed to separate connection points, whereby a controller can be omitted. The test stages enable a high frequency of the test clock signal (TC) with minimal circuitry.

Inventors

• 👤 Claus-Peter Dipl.-Ing. Zepp
• 👤 Hans-Josef Dipl.-Ing. Knier

Bibliographic Details