Integrated telecommunication system with improved digital voice response

Abstract

Abstract Translated from English L'invention concerne un système de télécommunications intégré permettant de répondre à des lignes téléphoniques multiples et de les traiter, comportant une pluralité de circuits d'interface (10-1 - 10-N) pouvant chacun commander la connexion physique à une pluralité de canaux de lignes téléphoniques et les communications dans un groupe de canaux (T1) de lignes téléphoniques. Chaque circuit d'interface comprend un microprocesseur rapide ainsi qu'une première mémoire correpondante de données. Un premier système (12) de bus relie les circuits d'interface à des circuits (13-1 - 13-N) de traitement de signaux comprenant chacun un commutateur d'intersection ainsi qu'un microprocesseur rapide analysant des signaux entrants et comprimant leurs données, une seconde mémoire de données correspondante, et un ou plusieurs circuits à fonction de télécommunication commandés par les éléments précités. Un système (11) multi-bus relie les processeurs d'interface aux circuits de traitement de signaux ainsi qu'à un processeur de commande de système principal et à une troisième mémoire de données. Les demandes de traitement rapide de chaque groupe de lignes téléphoniques sont exécutées par le processeur d'interface respectif et un microprocesseur de signaux numériques, et le processeur de commande de système principal commande sélectivement le stockage de données dans les première, seconde et troisième mémoires, ainsi que les fonctions d'intercommunication entre les circuits d'interface et les circuits de traitement de signaux ainsi que des circuits de fonction qu'ils commandent. An integrated telecommunications system for answering and processing multiple telephone lines includes a plurality of interface circuits (10-1 - 10-N) each capable of controlling the physical connection to a plurality of channels of telephone lines and communications in a group of channels (T1) of telephone lines. Each interface circuit includes a fast microprocessor and a first corresponding data memory. A first bus system (12) connects the interface circuits to signal processing circuits (13-1 - 13-N) each comprising an intersection switch and a fast microprocessor analyzing incoming signals and compressing their data, a second corresponding data memory, and one or more circuits with a telecommunication function controlled by the aforementioned elements. A multi-bus system (11) connects the interface processors to the signal processing circuits as well as to a main system control processor and a third data memory. The fast processing requests of each group of telephone lines are executed by the respective interface processor and a digital signal microprocessor, and the main system control processor selectively controls the storage of data in the first, second and third memories, as well as the functions of intercommunication between the interface circuits and the signal processing circuits as well as the function circuits which they control.

Inventors

• 👤 Ferrell W. Boyd, Jr.
• 👤 Michael Murdock
• 👤 Michael Mccormack
• 👤 Paul Darbee

Bibliographic Details