Dynamic isolation circuit for integrated circuits

Abstract

Abstract Translated from French La présente invention concerne un circuit d'isolation dynamique faisant partie d'un circuit intégré monolithique comprenant des transistors latéraux et des transistors verticaux, les transistors latéraux étant isolés par une région d'isolement reliée à un potentiel d'isolement (Viso), ces transistors latéraux étant connectés à des tensions d'une première polarité par rapport à une tension de référence (GND), la borne de puissance connectée à la face arrière étant normalement à un potentiel (Vout) de la première polarité par rapport à la tension de référence. Ce circuit comprend des moyens de détection (D) du signe du potentiel de la face arrière par rapport à la tension de référence, au moins un transistor latéral (S1) pour relier le potentiel d'isolement au potentiel de référence quand le potentiel de la face arrière est de la première polarité par rapport au potentiel de référence, et au moins un transistor vertical (S2) pour relier le potentiel d'isolement au potentiel de la face arrière quand le potentiel de la face arrière est de la deuxième polarité par rapport au potentiel de référence. The present invention relates to a dynamic isolation circuit forming part of a monolithic integrated circuit comprising lateral transistors and vertical transistors, the lateral transistors being isolated by an isolation region connected to an isolation potential (Viso), these lateral transistors being connected to voltages of a first polarity with respect to a reference voltage (GND), the power terminal connected to the rear face being normally at a potential (Vout) of the first polarity with respect to the voltage of reference. This circuit includes means for detecting (D) the sign of the potential of the rear face with respect to the reference voltage, at least one lateral transistor (S1) for connecting the insulation potential to the reference potential when the potential of the rear face is of the first polarity with respect to the reference potential, and at least one vertical transistor (S2) for connecting the isolation potential to the potential of the rear face when the potential of the rear face is of the second polarity with respect to to the reference potential.

Inventors

• 👤 Antoine Pavlin
• 👤 Thierry Sicard
• 👤 Marc Simon

Bibliographic Details