← Back to Patent Explorer
EP0426992A1 Expired / Lapsed EP ⏱️ 0.0 years remaining

Fabrication method for an integrated MOS semiconductor device

Assignee: Telefunken Electronic GmbH
•
Filing: 1990-10-04
•
Granted: —
•
Expires: 2010-10-04
📄 Original PDF 🌐 Google Patents 🔄 Sync Now

Abstract

Abstract Translated from German Die Erfindung betrifft ein Verfahren zur Herstellung einer integrierten MOS-Halbleiteranordnung für den Niederfrequenzbereich mit auf einem Halbleitersubstrat (1) angeordneten MOS-Bauelementen und Leitbahnen (7). Erfindungsgemäß wird die zwischen diesen Leitbahnen freiliegende Oberfläche (9) hydrophobiert, wodurch das Entstehen von Leckströmen vermieden wird. Ferner wird bei einer integrierten MOS-Halbleiteranordnung, bei der die MOS-Bauelemente und die Leitbahnen mit einer Schutzschicht (8) abgedeckt sind, erfindungsgemäß die Oberfläche dieser Schutzschicht hydrophobiert. Hierdurch werden sowohl Leckströme als auch parasitäre Kapazitäten verhindert. Dies führt in vorteilhafter Weise zu einer Erhöhung der Schaltungsausbeute. The invention relates to a method for producing an integrated MOS semiconductor arrangement for the low frequency range with MOS components and interconnects (7) arranged on a semiconductor substrate (1). According to the invention, the surface (9) exposed between these interconnects is made hydrophobic, as a result of which leakage currents are avoided. Furthermore, in an integrated MOS semiconductor arrangement in which the MOS components and the interconnects are covered with a protective layer (8), the surface of this protective layer is made hydrophobic according to the invention. This prevents both leakage currents and parasitic capacitances. This advantageously leads to an increase in the circuit yield.

Inventors

  • 👤 Josef Fürthaler
  • 👤 Friedemann Dr. Gschwend
  • 👤 Manfred Ohagen
  • 👤 Peter Dr. Tomaszewski

Bibliographic Details

Application Number —
Jurisdiction EP
Data Source google_patents
Last Synchronized 2026-10-30 12:52
CPC Classifications
H; H10; H10W; H10W74/00; H10W74/01; H10W20/00; H10W20/40; H10W20/495

Claims Analysis

Total Claims: 0
No claims parsed yet. Click Sync Now above to re-index claims from Google Patents.

References Cited (Backward Citations)

US4173683A Cited
US4628006A Cited

USPTO Annuity & Maintenance Windows

Maintenance schedule is calculated for granted US utility patents.

Assigned Categories & Tags

No categories assigned to this patent yet.

Assign Category Tag