Highly integrated EPROM laid out in a grid and having an altered coupling factor

Abstract

Abstract Translated from French La présente invention concerne une mémoire non-volatile électriquement programmable composée d'un réseau de lignes de mot (LM2) s'étendant suivant des rangées, et de lignes de bit (LB1) s'étendant suivant des colonnes, dans laquelle chaque point-­mémoire (PM1) est constitué par un couple de transistors MOS (T22, T23) à grille flottante (23). Une zone conductrice (25) est reliée aux grilles flottantes (23) des deux transistors (T22, T23) de chaque couple et est en regard de la ligne de mot (LM2) connectée au point-mémoire (PM11) constitué par le couple de transistors. Cette ligne de mot (LM2) correspond, à l'emplacement de ce couple, à la grille de commande (28). The present invention relates to an electrically programmable non-volatile memory composed of an array of word lines (LM2) extending in rows, and bit lines (LB1) extending in columns, in which each point- memory (PM1) is constituted by a pair of MOS transistors (T22, T23) with floating gate (23). A conductive area (25) is connected to the floating gates (23) of the two transistors (T22, T23) of each pair and is opposite the word line (LM2) connected to the memory point (PM11) formed by the pair of transistors. This word line (LM2) corresponds, at the location of this pair, to the control grid (28).

Inventors

• 👤 Albert Bergemont

Bibliographic Details