Method of manufacturing a MIS transistor with raised dielectric interface of the gate and substrate at its extremities

Abstract

Abstract Translated from French Procédé de fabrication d'un transistor MIS à extrémité d'interface diélectrique de grille/ substrat relevée. Selon ce procédé, on forme à la surface d'un substrat semiconducteur (40) ayant un type de dopage donné, une première couche (42) électriquement isolante, cette couche entourant une zone (44) de la surface du substrat ; on forme sur la première couche isolante et sur ladite zone, une deuxième couche (46) ; on fait apparaître une partie de ladite zone en éliminant un morceau de la deuxième couche, ce morceau s'étendant au-dessus de cette partie, qui constitue ainsi le fond d'un trou (51) réalisé dans la deuxième couche, et au-dessus d'une partie de la première couche isolante on forme un creux comportant au moins une extrémité relevée, dans le fond dudit trou (51) ; on forme une troisième couche (56) électriquement isolante à la surface de ladite partie de ladite zone ; on forme sur le substrat ainsi traité une couche (60) électriquement conductrice, on élimine cette dernière sauf dans une zone correspondant audit morceau, de façon à obtenir la grille (62) du transistor ; on élimine le reste de la deuxième couche, et on forme les zones de source (64) et de drain (66) du transistor, la zone de drain étant située du côté de ladite extrémité relevée. Application à la fabrication de transistors MOS submicroniques. Method for manufacturing an MIS transistor with raised gate / substrate dielectric interface end. According to this method, a first electrically insulating layer (42) is formed on the surface of a semiconductor substrate (40) having a given type of doping, this layer surrounding a region (44) of the surface of the substrate; a second layer (46) is formed on the first insulating layer and on said zone; a part of said zone is made to appear by eliminating a piece of the second layer, this piece extending above this part, which thus constitutes the bottom of a hole (51) made in the second layer, and above a part of the first insulating layer, a hollow is formed, comprising at least one raised end, in the bottom of said hole (51); forming a third electrically insulating layer (56) on the surface of said part of said zone; an electrically conductive layer (60) is formed on the substrate thus treated, the latter is eliminated except in an area corresponding to said piece, so as to obtain the gate (62) of the transistor; the remainder of the second layer is eliminated, and the source (64) and drain (66) regions of the transistor are formed, the drain region being located on the side of said raised end. Application to the manufacture of submicron MOS transistors.

Inventors

• 👤 Pierre Jeuch
• 👤 Jean-Jacques Niez

Bibliographic Details