← Back to Patent Explorer
EP0256315A1 Expired / Lapsed EP ⏱️ 0.0 years remaining

Integrated circuit containing bipolar and CMOS transistors on a common substrate, and process for its production

Assignee: Siemens AG
•
Filing: 1987-07-15
•
Granted: —
•
Expires: 2007-07-15
📄 Original PDF 🌐 Google Patents 🔄 Sync Now

Abstract

Abstract Translated from German Bei einer integrierten Bipolar- (A) und komplementäre MOS Transistoren (B, C) enthaltenden Schaltung, bei der für die Aufnahme der MOS-Transistoren (B, C) im Substrat (1) Wannen (5) vorgesehen sind und die Wannen (5) auch isolierte Bipolartransistoren (A) enthalten, wobei die Wannen (5) den Kollektor des Transistors (A) bilden, sind die Wannen (5) von Gräben (9) umgeben, die mit dotierten polykristallinem Silizium (11) gefüllt sind. Die dotierte Grabenfüllung (11), die die laterale Ausdiffusion aus den Wannen (5) vermindert und damit der Erhöhung der Packungsdichte dient, wird als Kollektoranschlußbereich verwendet. Die Erfindung wird für integrierte Halbleiterschaltungen mit hoher Schaltgeschwindigkeit verwendet. In the case of an integrated circuit comprising bipolar (A) and complementary MOS transistors (B, C), in which wells (5) are provided for receiving the MOS transistors (B, C) in the substrate (1) and the wells (5 ) also contain insulated bipolar transistors (A), the wells (5) forming the collector of the transistor (A), the wells (5) are surrounded by trenches (9) which are filled with doped polycrystalline silicon (11). The doped trench filling (11), which reduces the lateral diffusion out of the troughs (5) and thus serves to increase the packing density, is used as the collector connection area. The invention is used for semiconductor integrated circuits with high switching speed.

Inventors

  • 👤 Franz Dr. Neppl
  • 👤 Josef Dr. Winnerl

Bibliographic Details

Application Number —
Jurisdiction EP
Data Source google_patents
Last Synchronized 2026-11-03 08:36
CPC Classifications
H; H10; H10D; H10D84/00; H10D84/01; H10D84/0107; H10D84/0109; H10D84/02; H10D84/03; H10D84/038; H10D84/40; H10D84/401; H10W; H10W10/00; H10W10/01; H10W10/041; H10W10/40

Claims Analysis

Total Claims: 0
No claims parsed yet. Click Sync Now above to re-index claims from Google Patents.

References Cited (Backward Citations)

EP0139266A2 Cited

USPTO Annuity & Maintenance Windows

Maintenance schedule is calculated for granted US utility patents.

Assigned Categories & Tags

No categories assigned to this patent yet.

Assign Category Tag