← Back to Patent Explorer
EP0250721A2 Expired / Lapsed EP ⏱️ 0.0 years remaining

Integrated circuit comprising bipolar and complementary MOS transistors on a common substrate, and production method

Assignee: Siemens AG
•
Filing: 1987-03-26
•
Granted: —
•
Expires: 2007-03-26
📄 Original PDF 🌐 Google Patents 🔄 Sync Now

Abstract

Abstract Translated from German Bei einer integrierten Bipolar (A)- und komplementäre MOS-Transistoren (B, C) enthaltenden Schaltung, bei der die Basis- und Emitteranschlüsse (37, 38) des Bipolar-­Transistors (A), sowie die Gateelektroden (35, 36) der MOS-Transistoren (B, C) aus einem Silizid oder aus einer Doppelschicht Polysilizium (32)/Silizid (33) bestehen, sind die Basis- und Emitteranschlüsse (37, 38) sowie die Gateelektroden (35, 36) in einer Ebene der Schaltung an­geordnet und ihre p⁺- bzw. n⁺-Dotierung erfolgt durch Ionenimplantation bei der Herstellung der Source/Drain-­Zonen (40, 41) der MOS-Transistoren. Durch den justier­unabhängigen Abstand von Emitter- (38) zu Basiskontakt (37) wird der Basisbahnwiderstand klein gehalten und eine weitere Reduzierung des Platzbedarfes erreicht. Durch die Verwendung des Polyzids oder Silizids als Diffusionsquelle und als Anschluß für den Emitter sind kleinere Emitterweiten möglich. Die Größe des Bipo­lartransistors (A) ist nicht durch das Metallisierungs­raster begrenzt, da die Silizidanschlüsse (37, 38) über dem Feldoxid (24) kontaktiert werden können. Die inte­grierte Halbleiterschaltung wird in VLSI-Schaltungen mit hohen Schaltgeschwindigkeiten verwendet. In an integrated bipolar (A) and complementary MOS transistors (B, C) containing circuit in which the base and emitter connections (37, 38) of the bipolar transistor (A), and the gate electrodes (35, 36) of the MOS transistors (B, C) made of a silicide or a double layer of polysilicon (32) / silicide (33), the base and emitter connections (37, 38) and the gate electrodes (35, 36) are in one plane of the circuit arranged and their p⁺ or n⁺ doping is carried out by ion implantation in the manufacture of the source / drain zones (40, 41) of the MOS transistors. Due to the adjustment-independent distance from the emitter contact (38) to the base contact (37), the base track resistance is kept low and a further reduction in the space requirement is achieved. By using the polycide or silicide as a diffusion source and as a connection for the emitter, smaller emitter widths are possible. The size of the bipolar transistor (A) is not limited by the metallization grid, since the silicide connections (37, 38) can be contacted via the field oxide (24). The semiconductor integrated circuit is used in VLSI circuits with high switching speeds.

Inventors

  • 👤 Josef Dr. Winnerl
  • 👤 Franz Dr. Neppl

Bibliographic Details

Application Number —
Jurisdiction EP
Data Source google_patents
Last Synchronized 2026-11-05 03:11
CPC Classifications
H; H10; H10D; H10D10/00; H10D10/01; H10D10/051; H10D84/00; H10D84/01; H10D84/0107; H10D84/0109; H10D84/02; H10D84/03; H10D84/038; H10D84/40; H10D84/401; H10P; H10P32/00; H10P32/10; H10P32/14; H10P32/1408; H10P32/1414; H10P32/17; H10P32/171

Claims Analysis

Total Claims: 0
No claims parsed yet. Click Sync Now above to re-index claims from Google Patents.

References Cited (Backward Citations)

No citation records indexed.

USPTO Annuity & Maintenance Windows

Maintenance schedule is calculated for granted US utility patents.

Assigned Categories & Tags

No categories assigned to this patent yet.

Assign Category Tag