Method for manufacturing an edge masking of gate electrodes of MOS-transistors having low doped drain connection zones

Abstract

Abstract Translated from German Die Herstellung der aus Silizium bestehenden Flankenmas­kierschichten (11a, 11b) (2. spacer) erfolgt nach der Strukturierung der Gate-Elektroden ( 7, 8) durch ganz­flächige Abscheidung einer Siliziumschicht aus der Gas­phase auf die vorher mit einer Oxidschicht (16, 17, 18) bedeckten Gates (7, 8) und Source/Drain-Diffusionsberei­che (13, 14) und Rückätzen der Siliziumschicht bis auf die an den Flanken der Gatestrukturen (7, 8) verblie­benen SiliziumÄtzresiduen (11a, 11b). Diese Silizium­spacer (11a, 11b) haben gegenüber den bekannten Oxid­spacern den Vorteil, daß bei ihrer Erzeugung keine Dünnung des Feldoxids (3) und keine Schädigung des Si­liziumsubstrates (1, 4, 5, 9) auftritt. Durch das Ver­fahren nach der Lehre der Erfindung ist die Möglichkeit gegeben, bei der Herstellung von CMOS-Schaltungen die Kanallängen und die Source/Drain-Diffusionsprofile der n- und p-Kanal-Transistoren unabhängig voneinander ein­zustellen, indem der Siliziumspacer (11a, 11b) nach der n⁺-Implantation (13) entfernt wird und so der spacer (11a, 11b) nur für die n-KanalTransistoren genutzt wird. Figur 5 The flank masking layers (11a, 11b) (2nd spacer) made of silicon are produced after the structuring of the gate electrodes (7, 8) by deposition of a silicon layer from the gas phase over the entire surface using an oxide layer (16, 17, 18 ) covered gates (7, 8) and source / drain diffusion regions (13, 14) and etching back of the silicon layer except for the silicon etching residues (11a, 11b) remaining on the flanks of the gate structures (7, 8). These silicon spacers (11a, 11b) have the advantage over the known oxide spacers that no thinning of the field oxide (3) and no damage to the silicon substrate (1, 4, 5, 9) occurs during their production. The method according to the teaching of the invention makes it possible to set the channel lengths and the source / drain diffusion profiles of the n- and p-channel transistors independently of one another in the manufacture of CMOS circuits by the silicon spacer (11a, 11b) is removed after the n⁺ implantation (13) and so the spacer (11a, 11b) is only used for the n-channel transistors. Figure 5

Inventors

• 👤 Gerhard Dipl.-Phys. Enders
• 👤 Ernst-Günther Dipl.-Phys. Mohr

Bibliographic Details