MOS domino logic gate

Abstract

Abstract Translated from French L'invention concerne une porte logique MOS du type domino présentant un transistor de précharge (T0) transistor de validation (T'0) et des transistors logiques T1...T9. Pour éviter une décharge non souhaitée d'un niveau haut préchargé, pouvant être induite par au moins une donnée d'entrée stabilisée tardivement, c'est-à-dire seulement après la montée au niveau haut d'un signal d'horloge, un sous-réseau p - MOS (T'3) est disposé en parallèle avec le trajet source-drain du transistor de précharge (T0) et reçoit au moins la donnée d'entrée stabilisée tardivement de manière à induire un trajet conducteur rétablissant le niveau haut préchargé. The invention relates to a MOS logic gate of the domino type having a precharge transistor (T0) validation transistor (T'0) and logic transistors T1 ... T9. To avoid an unwanted discharge of a precharged high level, which can be induced by at least one input data stabilized late, that is to say only after the rise to the high level of a clock signal, a sub-network p - MOS (T'3) is arranged in parallel with the source-drain path of the preload transistor (T0) and receives at least the input data stabilized late so as to induce a conductive path restoring the high level preloaded.

Inventors

• 👤 Armand Société Civile S.P.I.D. Guerin
• 👤 Michel Société Civile S.P.I.D. Lanfranca

Bibliographic Details