Process for simultaneous manufacturing of bipolar and complementary MOS-transistors on a common silicon substrate

Abstract

Abstract Translated from German Die Erfindung betrifft einen speziellen Prozeßablauf zum gleichzeitigen Herstellen von bipolaren (A) und komple­mentären MOS-Transistoren (B, C) auf einem gemeinsamen Siliziumsubstrat (1), bei dem für die Aufnahme der p Ka­nal-Transistoren (C) im p-dotierten Substrat (1) n-do­tierte Bereiche (5) erzeugt werden und in die n-dotier­ten Bereiche (5) npn-Bipolar-Transistoren (A) gelegt werden, wobei die n-Bereiche (5) den Kollektor des Tran­sistors bilden und die n-Bereiche (5) vergrabene n⁺-do­tierte Zonen (2) bedecken, die im Bipolar-Transistor-Be­reich (A) durch tiefreichende Kollektoranschlüsse (4) angeschlossen werden. Außerdem ist durch die Verwendung von Flankenisolationen (10, 12) an den zur Ausdiffusion der Source/Drain-Zonen (13, 14) und der Basis/Emitter-Zo­nen (15, 16) vorgesehenen, die späteren Kontaktanschlüs­se bildenden p⁺- bzw. n⁺-leitenden Strukturen (7, 11) aus Polysilizium oder Silizid die Herstellung kürzerer Kanallängen möglich, da die Gatelänge (18, 19) bestimmt wird durch den minimalen Strukturabstand der verwendeten Lithographie abzüglich zwei mal der Breite der Flanken­isolation (10, 12). Das Verfahren wird verwendet zur Her­stellung von VLSI-Schaltungen mit hohen Schaltgeschwin­digkeiten. The invention relates to a special process sequence for the simultaneous production of bipolar (A) and complementary MOS transistors (B, C) on a common silicon substrate (1), in which the p channel transistors (C) are received in the p - doped substrate (1) n-doped regions (5) are generated and npn bipolar transistors (A) are placed in the n-doped regions (5), the n-regions (5) forming the collector of the transistor and the n- Areas (5) cover buried n⁺-doped zones (2), which are connected in the bipolar transistor area (A) by deep collector connections (4). In addition, the use of flank insulation (10, 12) on the p⁺ or the later contact connections provided for the diffusion of the source / drain zones (13, 14) and the base / emitter zones (15, 16). n⁺-conducting structures (7, 11) made of polysilicon or silicide make it possible to produce shorter channel lengths, since the gate length (18, 19) is determined by the minimum structural distance of the lithography used minus two times the width of the edge insulation (10, 12). The method is used to manufacture VLSI circuits with high switching speeds.

Inventors

• 👤 Hans-Christian Dr. Schaber

Bibliographic Details