← Back to Patent Explorer
EP0211702A1 Expired / Lapsed EP ⏱️ 0.0 years remaining

Ingrated retina with processor array

Assignee: Centre National de la Recherche Scientifique
•
Filing: 1986-06-17
•
Granted: —
•
Expires: 2006-06-17
📄 Original PDF 🌐 Google Patents 🔄 Sync Now

Abstract

Abstract Translated from French La rétine est constituée par un réseau de cellules (10) formées sur un même substrat et comprenant, chacune, un élément photosensible (11) fournissant un signal représentatif de la valeur d'un élément d'une image formée sur la rétine, un élément de conversion de ce signal en une information binaire, des moyens de mémorisation de l'information binaire (I1, I2, T1, T2) organisés en un réseau bidimensionnel de registres à décalage pour permettre le transfert de l'information binaire d'une cellule (10) à une cellule voisine quelconque, et un processeur élémentaire (12), les registres à décalage et processeurs élémentaires étant reliés en parallèle à des entrées de commande afin de pouvoir commander l'acquisition d'une image par mémorisation simultanée des valeurs binaires des pixels de cette image, la réalisation de traitements simultanés et parallèles sur les informations binaires mémorisées, et l'écriture des résultats dans les moyens de mémorisation. The retina consists of a network of cells (10) formed on the same substrate and each comprising a photosensitive element (11) providing a signal representative of the value of an element of an image formed on the retina, an element for converting this signal into binary information, means for storing binary information (I1, I2, T1, T2) organized in a two-dimensional network of shift registers to allow the transfer of binary information from a cell (10) to any neighboring cell, and an elementary processor (12), the shift registers and elementary processors being connected in parallel to control inputs so as to be able to control the acquisition of an image by simultaneous storage of the binary values pixels of this image, performing simultaneous and parallel processing on the stored binary information, and writing the results to the storage means.

Inventors

  • 👤 Francis Devos
  • 👤 Patrick Florent Garda
  • 👤 Bertrand Yves Zavidovique

Bibliographic Details

Application Number —
Jurisdiction EP
Data Source google_patents
Last Synchronized 2026-11-05 20:28
CPC Classifications
G; G06; G06V; G06V10/00; G06V10/20; G06V10/36; H; H04; H04N; H04N25/00

Claims Analysis

Total Claims: 0
No claims parsed yet. Click Sync Now above to re-index claims from Google Patents.

References Cited (Backward Citations)

FR2539529A1 Cited

USPTO Annuity & Maintenance Windows

Maintenance schedule is calculated for granted US utility patents.

Assigned Categories & Tags

No categories assigned to this patent yet.

Assign Category Tag