← Back to Patent Explorer
EP0202166A1 Expired / Lapsed EP ⏱️ 0.0 years remaining

Virtual image memory for multiple windowing

Assignee: O'DONNELL, CIARAN
•
Filing: 1986-05-12
•
Granted: —
•
Expires: 2006-05-12
📄 Original PDF 🌐 Google Patents 🔄 Sync Now

Abstract

Abstract Translated from French Circuit de mémoire d'image virtuelle permettant le multifenêtrage. Il comprend une mémoire d'image (4) bidimensionnelle organisée en N pavés élémentaires où N est un nombre entier, lesdits pavés étant rectangulaires et identiques, une table d'indirection (6) constituée d'une mémoire vive contenant une suite de N pointeurs, chaque pointeur notant l'adresse de début d'un pavé de la mémoire d'image, un générateur vidéo (10) pour délivrer un signal vidéo correspondant au contenu de n pavés de la mémoire d'image, où n <= N, pour l'affichage sur un écran d'une image composée des n pavés organisés enmatrice, l'adressage desdits pavés étant effectué par le générateur vidéo à travers la table d'indirection, une interface (12) pour accéder en lecture ou en écriture à la mémoire d'image et à la table d'indirection, l'adressage de la mémoire étant effectué à travers la table d'indirection, le circuit comprenant en outre des bus de données, d'adresse et de commande et un moyen de séquencement. Virtual image memory circuit for multi-windowing. It includes a two-dimensional image memory (4) organized in N elementary blocks where N is an integer, said blocks being rectangular and identical, an indirection table (6) consisting of a random access memory containing a series of N pointers , each pointer noting the start address of a block of the image memory, a video generator (10) for delivering a video signal corresponding to the content of n blocks of the image memory, where n <= N, for the display on a screen of an image composed of n blocks organized in matrix, the addressing of said blocks being carried out by the video generator through the indirection table, an interface (12) for accessing in reading or writing to the image memory and to the indirection table, the addressing of the memory being effected through the indirection table, the circuit further comprising data, address and control buses and a sequencing means .

Inventors

  • 👤 Ciaran O'donnell

Bibliographic Details

Application Number —
Jurisdiction EP
Data Source google_patents
Last Synchronized 2026-10-31 05:23
CPC Classifications
G; G09; G09G; G09G5/00; G09G5/14

Claims Analysis

Total Claims: 0
No claims parsed yet. Click Sync Now above to re-index claims from Google Patents.

References Cited (Backward Citations)

FR2535497A1 Cited

USPTO Annuity & Maintenance Windows

Maintenance schedule is calculated for granted US utility patents.

Assigned Categories & Tags

No categories assigned to this patent yet.

Assign Category Tag