Circuit for compressing data for digital video signals with a difference pulse code modulator

Abstract

Abstract Translated from German Diese Schaltung enthält in der zeitkritischen Schleife als zu deren Rechenzeit wesentlich beitragende Teilschaltungen nur noch einen Subtrahierer (s2), einen Quantisierer (a) und einen Verzögerer (v3). Dadurch sind Taktfrequenzen der digitalen Videosignale, deren Stellenzahl reduziert werden soll, von 17 bis 20 MHz bei Realisierung in CMOS- oder N-Kanal-MOS-Technik möglich. Die anderen Teilschaltungen sind der zeitkritischen Schleife entsprechend Fig. 1 zugeordnet. This circuit contains only a subtractor (s2), a quantizer (a) and a delay (v3) in the time-critical loop as subcircuits which make a significant contribution to its computing time. This enables clock frequencies of the digital video signals, the number of digits of which is to be reduced, from 17 to 20 MHz when implemented in CMOS or N-channel MOS technology. The other subcircuits are assigned to the time-critical loop according to FIG. 1.

Inventors

• 👤 Sönke Dr. Mehrgardt

Bibliographic Details