Method of producing a pu junction with a high disruptive breakdown voltage
Abstract
Abstract Translated from German Verfahren zum Herstellen eines pn-Übergangs (1, 2) mit hoher Durchbruchsspannung an der Grenzfläche (1a) eines Halbleiterkörpers (1), bei dem ein Dotierstoff mittels eines Implantations- oder Diffusionsschrittes durch die Öffnung (4) einer Dotierungsmaske (5) in den Halbleiterkörper (1) eingebracht wird und bei dem der Implantationsschritt durch einen Temperschritt ergänzt wird. Angestrebt wird eine hohe Durchbruchsspannung des pn-Über- gangs. Zu diesem Zweck wird die Dotierungsmaske (5) in einer der Öffnungen (4) benachbarten Randzone (51) mit kleineren zusätzlichen Öffnungen (9 bis 13) versehen, die mit zunehmendem Abstand vom Rand der Öffnung (4) jeweils kleiner bemessen sind und/oder weiter voneinander entfernt sind, so daß im Bereich der Randzone (51) ein Dotierprofil (7) entsteht, das sich der Grenzfläche (1a) allmählich annähert. Der Anwendungsbereich umfaßt Leistungsbauelemente, insbesondere abschaltbare Thyristoren. Method for producing a pn junction (1, 2) with a high breakdown voltage at the interface (1a) of a semiconductor body (1), in which a dopant enters the opening (4) of a doping mask (5) by means of an implantation or diffusion step Semiconductor body (1) is introduced and in which the implantation step is supplemented by a tempering step. The aim is to achieve a high breakdown voltage for the pn junction. For this purpose, the doping mask (5) is provided in one of the openings (4) adjacent edge zone (51) with smaller additional openings (9 to 13), which are smaller in size with increasing distance from the edge of the opening (4) and / or are further apart so that a doping profile (7) is formed in the area of the edge zone (51), which gradually approaches the interface (1a). The field of application includes power components, in particular thyristors that can be switched off.
Inventors
- 👤 Reinhard Dipl.-Phys. Stengl
- 👤 Ulrich Dr. Dipl.-Phys. Gösele
- 👤 Christine Fellinger
Bibliographic Details
Claims Analysis
Total Claims: 0References Cited (Backward Citations)
No citation records indexed.
USPTO Annuity & Maintenance Windows
Maintenance schedule is calculated for granted US utility patents.