Patent US3175492A successfully refreshed from Google Patents.
← Back to Patent Explorer
EP0158876A2 Expired / Lapsed EP ⏱️ 0.0 years remaining

Multilayer printed circuit board produced in multilayer- or piling technique

Assignee: System Kontakt Gesellschaft fur Elektronische Bauelemente Mbh
•
Filing: 1985-03-26
•
Granted: —
•
Expires: 2005-03-26
📄 Original PDF 🌐 Google Patents 🔄 Sync Now

Abstract

Abstract Translated from German Die Erfindung betrifft eine mehrlagige Leiterplatte in Multilayer- oder Stapeltechnik mit mehreren übereinander liegenden Lagen, bei der zumindest ein Teil der Innenlagen mit als Leiterbahnen ausgebildeten und im Abstand zueinander angeordneten Signalleitungen versehen ist. Damit die Signalleitungen sowohl auf den beiden Außenlagen, als auch Innenlagen mit gleichen übertragungstechnischen Eigenschaften aufgebracht werden können, sieht die Erfindung vor, daß die den Innenlagen mit Leiterbahnen benachbarten Innenlagen im Bereich dieser Leiterbahnen so ausgespart sind, daß zumindest die zugekehrten Oberseiten dieser Leiterbahnen freiliegen. The invention relates to a multilayer printed circuit board in multilayer or stacking technology with a plurality of layers lying one above the other, in which at least some of the inner layers are provided with signal lines designed as conductor tracks and arranged at a distance from one another. So that the signal lines can be applied to the two outer layers as well as inner layers with the same transmission properties, the invention provides that the inner layers adjacent to the inner layers with conductor tracks are recessed in the area of these conductor tracks so that at least the facing upper sides of these conductor tracks are exposed.

Inventors

  • 👤 Rolf Eberbach
  • 👤 Franz Leitl

Bibliographic Details

Application Number —
Jurisdiction EP
Data Source google_patents
Last Synchronized 2026-11-01 18:43
CPC Classifications
H; H05; H05K; H05K1/00; H05K1/02; H05K1/0213; H05K1/0216; H05K1/0218; H05K1/0219; H05K1/0221; H05K1/0237; H05K1/024; H05K2201/00; H05K2201/09; H05K2201/09209; H05K2201/09654; H05K2201/09672; H05K2201/09809; H05K2201/09818; H05K2201/09981; H05K3/00; H05K3/46; H05K3/4611; H05K3/4623; H05K3/4697

Claims Analysis

Total Claims: 0
No claims parsed yet. Click Sync Now above to re-index claims from Google Patents.

References Cited (Backward Citations)

No citation records indexed.

USPTO Annuity & Maintenance Windows

Maintenance schedule is calculated for granted US utility patents.

Assigned Categories & Tags

No categories assigned to this patent yet.

Assign Category Tag