Process for manufacturing MOS transistors having planar source and drain regions, short channel length and a self-aligned contact level comprising a metallic silicide

Abstract

Abstract Translated from German Die Erfindung betrifft ein Verfahren zum Herstellen von MOS-Transistoren mit flachen Source/Drain-Gebieten (41, 42), kurzen Kanallängen und einer selbstjustierten, aus einem Metallislizid bestehenden Kontaktierungsebene (35). Bei diesem Verfahren werden die Source/Drain-Gebiete (41, 42) im Halbleitersubstrat (21, 22, 25, 28) durch Ausdiffusion der aus einem dotierten Metallsilizid bestehenden, direkt auf dem Substrat abgeschiedenen Kontaktierungsebene (35) erzreugt. Das Verfahren dient der Herstellung von NMOS-, PMOS- und insbesondere CMOS-Schaltungen in VLSI-Technologie und ermöglicht neben einer unabhängigen zusätzlichen sehr niederohmigen Verdrahtungsebene eine sehr hohe Packungsdichte. The invention relates to a method for producing MOS transistors with flat source / drain regions (41, 42), short channel lengths and a self-aligned contact plane (35) consisting of a metal isicide. In this method, the source / drain regions (41, 42) in the semiconductor substrate (21, 22, 25, 28) are created by diffusing out the contact plane (35), which consists of a doped metal silicide and is deposited directly on the substrate. The method is used to manufacture NMOS, PMOS and in particular CMOS circuits in VLSI technology and, in addition to an independent additional, very low-resistance wiring level, enables a very high packing density.

Inventors

• 👤 Ulrich Dr. Phil. Schwabe
• 👤 Franz Dr. Rer. Nat. Neppl
• 👤 Ulf Dr. rer. nat. Bürker
• 👤 Werner Dr. Rer. Nat. Christoph

Bibliographic Details