← Back to Patent Explorer
EP0104616A2 Expired / Lapsed EP ⏱️ 0.0 years remaining

Two-channel technique static memory cell

Assignee: Siemens AG
•
Filing: 1983-09-22
•
Granted: —
•
Expires: 2003-09-22
📄 Original PDF 🌐 Google Patents 🔄 Sync Now

Abstract

Abstract Translated from German Speicherzelle, bei der zwei auf einem Halbleiterkörper angeordnete Schalttransistoren eines ersten Kanaltyps (T1, T2) über jeweils ein Lastelement des zweiten Kanaltyps (T3, T4) an eine Versorgungsspannung geschaltet sind, wobei die Schaltungsknoten (3, 4) den Drainanschlüssen der Schalttransistoren (T1, T2) entsprechen und mit dem Gate des jeweils anderen Schalttransistors sowie mit dem Gate des zu diesem in Serie liegenden Lastelements verbunden sind. Angestrebt wird eine flächensparende Ausbildung der Speicherzelle. Das wird dadurch erreicht, daß jedes der Lastelemente aus stark dotierten Abschnitten einer isoliert auf dem Halbleiterkörper aufgebrachten Schicht aus polykristallinem Silizium besteht, sowie aus einem zwischen diesen Abschnitten liegenden, schwach dotierten oder undotierten Teil der Schicht, der ein Kanalgebiet bildet. Unterhalb des letzteren befindet sich ein umdotiertes Gebiet des Halbleiterkörpers, das als Gategebiet dient. Der Anwendungsbereich umfaßt Speicherzellen für VLSI-Applikationen. Memory cell in which two switching transistors of a first channel type (T1, T2) arranged on a semiconductor body are each connected to a supply voltage via a load element of the second channel type (T3, T4), the switching nodes (3, 4) connecting the drain connections of the switching transistors (T1 , T2) and are connected to the gate of the other switching transistor and to the gate of the load element lying in series therewith. The goal is a space-saving design of the memory cell. This is achieved in that each of the load elements consists of heavily doped sections of a layer of polycrystalline silicon applied insulated on the semiconductor body, and of a weakly doped or undoped part of the layer lying between these sections, which forms a channel region. Below the latter is a redoped area of the semiconductor body, which serves as a gate area. The application area includes memory cells for VLSI applications.

Inventors

  • 👤 Armin Dr. Wieder

Bibliographic Details

Application Number —
Jurisdiction EP
Data Source google_patents
Last Synchronized 2026-10-28 03:29
CPC Classifications
G; G11; G11C; G11C11/00; G11C11/21; G11C11/34; G11C11/40; G11C11/41; G11C11/412; H; H10; H10B; H10B10/00; H10B10/12; H10B10/125

Claims Analysis

Total Claims: 0
No claims parsed yet. Click Sync Now above to re-index claims from Google Patents.

References Cited (Backward Citations)

No citation records indexed.

USPTO Annuity & Maintenance Windows

Maintenance schedule is calculated for granted US utility patents.

Assigned Categories & Tags

No categories assigned to this patent yet.

Assign Category Tag