Semiconductor device having a planar structure

Abstract

Abstract Translated from German Bei Halbleiterbauelementen mit Planarstrukturen wird die maximale Sperrspannung außer von der Krümmung der Raumladungszone von den Verhältnissen an der Oberfläche begrenzt. Zur Erhöhung der Durchbruchsspannung an der Oberfläche dienen Schutzzonen (6, 10), Randelektroden (14) usw. Die Feldstärke an der Oberfläche läßt sich stabilisieren, indem die Substratoberfläche zwischen den planar eingebetteten Zonen (4, 6, 10) mit leitenden, gegen die Substratoberfläche isolierten Schichten (9, 11) überdeckt ist. Die leitenden Schichten sind jeweils mit einer der Planarzonen (4, 6, 10) elektrisch verbunden. In the case of semiconductor components with planar structures, the maximum reverse voltage is limited by the conditions on the surface in addition to the curvature of the space charge zone. Protective zones (6, 10), edge electrodes (14) etc. serve to increase the breakdown voltage on the surface. The field strength on the surface can be stabilized by the substrate surface between the planarly embedded zones (4, 6, 10) with conductive against the Insulated layers (9, 11) of the substrate surface is covered. The conductive layers are each electrically connected to one of the planar zones (4, 6, 10).

Inventors

• 👤 Christine Fellinger
• 👤 Ludwig Dipl.-Ing. Leipold
• 👤 Jenö Dr.-Ing. Tihanyi

Bibliographic Details