Method and apparatus for the digital adjustment of the clock-signal phase in a digital signal processing system

Abstract

Abstract Translated from German Die Erfindung betrifft ein Verfahren und eine Anordnung zur digitalen Regelung der Phase des Systemtaktes (Ø 10 ) eines digitalen Signalverarbeitungssystems, das ein analoges, ein Bezugssignal bein haltendes Signal (FBAS) verarbeitet, bei dem zwischen dem digitalisierten Buzugssignal und dem Systemtakt (Ø 10 ) eine feste Phasenbeziehung besteht. Das Bezugssignal (B) wird durch Abtasten des analogen Bezugssignals digitalisiert, die Abtastwerte des digitalisierten Bezugssignals werden zur Gewinnung einer digitalen Phasenvergleichsgröße (0 d ) gewichtet und die Phasenvergleichsgröße (0 d ) wird über ein digitales PLL-Filter (8) einem digital steuerbaren Oszillator (9) zugeführt, aus dessen Ausgangssignal der Systemtakt (0 10 ) abgeleitet wird. The invention relates to a method and an arrangement for digitally regulating the phase of the system clock (Ø 10 ) of a digital signal processing system which processes an analog signal containing a reference signal (FBAS), in which between the digitized buzz signal and the system clock (Ø 10 ) there is a fixed phase relationship. The reference signal (B) is digitized by sampling the analog reference signal, the samples of the digitized reference signal are weighted to obtain a digital phase comparison variable (0 d ) and the phase comparison variable (0 d ) is fed via a digital PLL filter (8) to a digitally controllable oscillator (9), from whose output signal the system clock (0 10 ) is derived.

Inventors

• 👤 Wolfgang Dipl.-Ing. Haussmann
• 👤 Rainer Lüder

Bibliographic Details