Method and device for the functional test of a programmed logic device
Abstract
Abstract Translated from German Die Erfindung bezieht sich auf die Funktionsprüfung einer programmierbaren Logikanordung, bei der Eingangsleitungen (EL1), Produkttermleitungen (PT1) und Masseleitungen (M1) zu einer UND-Ebene (1) und Ausgangsleitungen (AL1), Produkktermleitungen (PT1) und Masseleitungen (ML1) zu einer ODER-Ebene (2) zusammengefaßt sind. Angestrebt wird eine einfache Methode der Funktionsprüfung, die jeden eventuell vorhandenen Fehler erkennen läßt. Das wird erfindungsgemäß mit einem Testdatengeber (8) erreicht, der Bitmuster 0,0...0; 1,0...0; 0,1...0; 0,0...1 erzeugt und an die Eingangsleitungen (EL1...ELn) legt, sowie mit einem Schieberegister (3), das die Produkttermleitungen (PT1) einzeln oder gruppenweise nacheinander sensibilisiert, d. h. von einem Massepotential freischaltet. Die an den Ausgangsleitungen (AL1) auftretenden Bitmuster werden einem Testdatenauswerter (9) zugeführt. Der Anwendungsbereich unfaßt Logikschaltungen der Datenverarbeitungstechnik. The invention relates to the functional test of a programmable logic arrangement in which input lines (EL1), product term lines (PT1) and ground lines (M1) to an AND level (1) and output lines (AL1), product term lines (PT1) and ground lines (ML1). are combined to form an OR level (2). The aim is to have a simple method of functional testing that can detect any possible errors. This is achieved according to the invention with a test data transmitter (8), the bit pattern 0.0 ... 0; 1.0 ... 0; 0.1 ... 0; 0.0 ... 1 generated and connected to the input lines (EL1 ... ELn), as well as with a shift register (3), which sensitizes the product term lines (PT1) individually or in groups one after the other, i. H. unlocked from a ground potential. The bit patterns occurring on the output lines (AL1) are fed to a test data evaluator (9). The area of application includes logic circuits in data processing technology.
Inventors
- 👤 Hans-Jörg Dr. Pfleiderer
- 👤 Gerhard Dipl.-Ing. Grassl
Bibliographic Details
Claims Analysis
Total Claims: 0References Cited (Backward Citations)
No citation records indexed.
USPTO Annuity & Maintenance Windows
Maintenance schedule is calculated for granted US utility patents.