← Back to Patent Explorer
EP0064745A2 Expired / Lapsed EP ⏱️ 0.0 years remaining

Method of producing a field-effect transistor

Assignee: Microwave Semiconductor Corp
•
Filing: 1982-05-07
•
Granted: —
•
Expires: 2002-05-07
📄 Original PDF 🌐 Google Patents 🔄 Sync Now

Abstract

Abstract Translated from German Zum Herstellen eines Feldeffekttransistors werden zunächst Source und Drain, jeweils mit einer ohmschen Metallschicht (2,3,4) bedeckt, auf einem Halbleitersubstrat (1) erzeugt. Dann wird zwischen beiden ein Kanal (5, 6) gebildet. Innerhalb des Kanals (5, 6) wird photolithographisch ein Gate-Gebiet (8, 9) festgelegt. Alle freien Oberflächen werden mit einer Schottky-Metallschicht (10) überzogen. Durch einen weiteren photo lithographischen Prozeß wird eine Gate-Öffnung über dem Gate-Gebiet (8, 9) erzeugt. Das Halbleitersubstrat (1) wird dann zur Bildung einer sich vom Gate-Gebiet (8, 9) aus erstreckenden Metallsäule (14, 15) elektroplattiert. Anschließend wird zunächst die zweite Photoresistlackschicht (11) entfernt; dann werden alle Metalle (10, 14, 15) bis zur Freilegung der ersten Photoresistlackschicht (7) abgeätzt, die anschließend entfernt wird. Auf diese Weise können verschiedene Gate-Metall-Systeme verwendet und ein niedriger Gate-Widerstand sowie eine unsymmetrische Source-Gate-Drain-Anordnung ohne Benutzung von Abhebetechniken erzielt werden. To produce a field effect transistor, the source and drain, each covered with an ohmic metal layer (2, 3, 4), are first produced on a semiconductor substrate (1). Then a channel (5, 6) is formed between the two. A gate region (8, 9) is determined photolithographically within the channel (5, 6). All free surfaces are covered with a Schottky metal layer (10). Another photo-lithographic process creates a gate opening over the gate region (8, 9). The semiconductor substrate (1) is then electroplated to form a metal column (14, 15) extending from the gate region (8, 9). Then the second photoresist layer (11) is first removed; then all metals (10, 14, 15) are etched away until the first photoresist layer (7) is exposed, which is then removed. In this way, various gate-metal systems can be used and a low gate resistance and an asymmetrical source-gate-drain arrangement can be achieved without using lifting techniques.

Inventors

  • 👤 Leonard S. Rosenheck
  • 👤 Ira Drukier

Bibliographic Details

Application Number —
Jurisdiction EP
Data Source google_patents
Last Synchronized 2026-10-30 16:10
CPC Classifications
H; H10; H10D; H10D30/00; H10D30/01; H10D30/061; H10D30/0612; H10D30/80; H10D30/87; H10D30/877; H10D64/00; H10D64/01; H10D64/012; H10D64/0124; H10D64/0125

Claims Analysis

Total Claims: 0
No claims parsed yet. Click Sync Now above to re-index claims from Google Patents.

References Cited (Backward Citations)

No citation records indexed.

USPTO Annuity & Maintenance Windows

Maintenance schedule is calculated for granted US utility patents.

Assigned Categories & Tags

No categories assigned to this patent yet.

Assign Category Tag