← Back to Patent Explorer
EP0056433A2 Expired / Lapsed EP ⏱️ 0.0 years remaining

Reading circuit for a monolithic integrated semiconductor memory

Assignee: Siemens AG
•
Filing: 1981-10-19
•
Granted: —
•
Expires: 2001-10-19
📄 Original PDF 🌐 Google Patents 🔄 Sync Now

Abstract

Abstract Translated from German Bei der ublichen Organisation von dynamischen Schreib-Lesespeichern mit Ein-Transistor-Speicherzellen ist pro Spalte der Speichermatrix je ein Komparator K und je eine Vergleichszelle - letztere in Form einer mit den Speicherzellen identischen Zelle - vorgesehen. Der Komparator K besteht aus einer Flip-Flop-Speicherzelle, deren informationsfuhrende Anschlüsse uber eine entsprechende Bitleitung BL an die Ein-Transistor-Speicherzellen bzw. an die Vergleichszelle der betreffenden Matrixspalte gelegt sind. Ublicherweise sind dabei die Transistoren in den Ein-Transistor- Speicherzellen der Speichermatrix, in den Vergleichszellen und im Komparator K samtlich vomselben Kanaltyp, insbesondere vom n-Kanaltyp. In the usual organization of dynamic read-write memories with one-transistor memory cells, one comparator K and one comparison cell are provided per column of the memory matrix - the latter in the form of a cell identical to the memory cells. The comparator K consists of a flip-flop memory cell, the information-carrying connections of which are connected to the one-transistor memory cells or to the comparison cell of the relevant matrix column via a corresponding bit line BL. Usually, the transistors in the one-transistor memory cells of the memory matrix, in the comparison cells and in the comparator K are all of the same channel type, in particular of the n-channel type. Wie nun gemaß der Erfindung erkannt wurde, empfiehlt es sich die einander gleichen Komparatoren K durch aus komplementären MOS-Feldeffekttransistoren aufgebaute Flip-Flop-Speicherzellen zu realisieren, weil dann die Arbeitsgeschwindigkeit des Speichers und die Empfindlichkeit der Komparatoren K erheblich vergroßert werden kann. Durch diesen Vorteil ist der erhofite Aufwand an Dotierungsma- ßnahmen mehr als gerechtfertigt. As has now been recognized in accordance with the invention, it is advisable to implement the same comparators K by means of flip-flop memory cells constructed from complementary MOS field-effect transistors, because then the operating speed of the memory and the sensitivity of the comparators K can be increased considerably. This advantage more than justifies the expected expenditure on doping measures.

Inventors

  • 👤 Kurt Dr.-Ing. Hoffmann

Bibliographic Details

Application Number —
Jurisdiction EP
Data Source google_patents
Last Synchronized 2026-11-08 16:43
CPC Classifications
G; G11; G11C; G11C11/00; G11C11/21; G11C11/34; G11C11/40; G11C11/401; G11C11/4063; G11C11/407; G11C11/409; G11C11/4091

Claims Analysis

Total Claims: 0
No claims parsed yet. Click Sync Now above to re-index claims from Google Patents.

References Cited (Backward Citations)

No citation records indexed.

USPTO Annuity & Maintenance Windows

Maintenance schedule is calculated for granted US utility patents.

Assigned Categories & Tags

No categories assigned to this patent yet.

Assign Category Tag