Monolithic integrated semiconductor bridge circuit

Abstract

Abstract Translated from German Monolithisch integrierte Gleichrichter-Brückenschaltung mit einem Substrat (1) eines Leitungstyps und mindestens drei in das Substrat (1) eingelassenen Zonen (2, 3, 4) des anderen Leitungstyps, wobei der Aufbau dem von CMOS-Schaltungen entspricht, bei denen pn-Übergänge sowohl in einer p- wie auch n-leitenden Umgebung vorhanden sind. Die Gleichrichter-Brückenschaltung enthält in den vier Brückenzweigen vier Diodenelemente, von denen das erste und zweite Diodenelement mittels zweier eingelassenen und pn-Dioden (D1', D2') bildenen Zonen (3, 4) realisiert sind, während das dritte Diodenelement ein erster Isolierschicht-Feldeffekttransistor (T3) und das zweite Diodenelement ein zweiter Isolierschicht-Feldeffekttransistor (T4) ist, die jeweils mit ihrem gesteuerten Strompfad im dritten bzw. vierten Brückenzweig liegen und in der eingelassenen Zone (2) angeordnet sind. Handelt es sich um Feldeffekttransistoren des Anreicherungstyps, so liegen das Gate des ersten Feldeffekttransistors (T3) am vierten Eckpunkt (P4) und das Gate des zweiten (T4) am dritten Eckpunkt (P3). Im Falle von Feldeffekttransistoren des Verarmungstyps liegt das Gate des ersten (T3) am dritten Eckpunkt (P3) und das Gate des zweiten (T4) am vierten Eckpunkt (P4). Monolithically integrated rectifier bridge circuit with a substrate (1) of one conduction type and at least three zones (2, 3, 4) of the other conduction type embedded in the substrate (1), the structure corresponding to that of CMOS circuits in which pn junctions are present in both a p- and n-type environment. The rectifier bridge circuit contains four diode elements in the four bridge branches, of which the first and second diode elements are realized by means of two recessed zones (3, 4) forming pn diodes (D1 ', D2'), while the third diode element has a first insulating layer Field effect transistor (T3) and the second diode element is a second insulating layer field effect transistor (T4), each of which lies with its controlled current path in the third or fourth bridge branch and is arranged in the recessed zone (2). If the field effect transistors are of the enhancement type, the gate of the first field effect transistor (T3) is at the fourth corner point (P4) and the gate of the second (T4) is at the third corner point (P3). In the case of depletion-type field effect transistors, the gate of the first (T3) lies at the third corner point (P3) and the gate of the second (T4) lies at the fourth corner point (P4).

Inventors

• 👤 Albrecht Dr. Gerlach

Bibliographic Details