Controllable MIS device
Abstract
Abstract Translated from German Die Erfindung betrifft ein MIS-gesteuertes Halbleiterbauelement. Ein MIS-FET oder MIS-gesteuerter Thyristor hat eine Eingangskapazität, die das Schaltverhalten maßgeblich beeinflußt. Diese Kapazität wird hauptsächlich durch den Abstand zwischen der Gate-Elektrode und der Grenze der Raumladungszone bestimmt. Die Eingangskapazität wird bei gleichbleibender Einsatzspannung dadurch herabgesetzt, daß die Gate-Elektrode (8) über der Drain-Zone (2) einen größeren Abstand von der Oberfläche des Halbleiterkörpers hat als über der Kanalzone (5) oder dort vollständig unterbrochen ist. Die Erfindung ist zum Beispiel bei höherfrequent betriebenen MIS-Bauelementen anwendbar. The invention relates to an MIS-controlled semiconductor component. An MIS-FET or MIS-controlled thyristor has an input capacitance that has a significant influence on the switching behavior. This capacitance is mainly determined by the distance between the gate electrode and the boundary of the space charge zone. The input capacitance is reduced while the threshold voltage remains the same in that the gate electrode (8) above the drain zone (2) is at a greater distance from the surface of the semiconductor body than above the channel zone (5) or is completely interrupted there. The invention can be used, for example, with MIS components operated at higher frequencies.
Inventors
- 👤 Wilhelm Ing.-Grad. Ladenhauf
- 👤 Jens-Peer Ing.-Grad. Stengl
- 👤 Jenö Dr. Ing. Tihanyi
Bibliographic Details
Claims Analysis
Total Claims: 0References Cited (Backward Citations)
No citation records indexed.
USPTO Annuity & Maintenance Windows
Maintenance schedule is calculated for granted US utility patents.