← Back to Patent Explorer
EP0050773A2 Expired / Lapsed EP ⏱️ 0.0 years remaining

Controllable MIS device

Assignee: Siemens AG
•
Filing: 1981-10-09
•
Granted: —
•
Expires: 2001-10-09
📄 Original PDF 🌐 Google Patents 🔄 Sync Now

Abstract

Abstract Translated from German Die Erfindung betrifft ein MIS-gesteuertes Halbleiterbauelement. Ein MIS-FET oder MIS-gesteuerter Thyristor hat eine Eingangskapazität, die das Schaltverhalten maßgeblich beeinflußt. Diese Kapazität wird hauptsächlich durch den Abstand zwischen der Gate-Elektrode und der Grenze der Raumladungszone bestimmt. Die Eingangskapazität wird bei gleichbleibender Einsatzspannung dadurch herabgesetzt, daß die Gate-Elektrode (8) über der Drain-Zone (2) einen größeren Abstand von der Oberfläche des Halbleiterkörpers hat als über der Kanalzone (5) oder dort vollständig unterbrochen ist. Die Erfindung ist zum Beispiel bei höherfrequent betriebenen MIS-Bauelementen anwendbar. The invention relates to an MIS-controlled semiconductor component. An MIS-FET or MIS-controlled thyristor has an input capacitance that has a significant influence on the switching behavior. This capacitance is mainly determined by the distance between the gate electrode and the boundary of the space charge zone. The input capacitance is reduced while the threshold voltage remains the same in that the gate electrode (8) above the drain zone (2) is at a greater distance from the surface of the semiconductor body than above the channel zone (5) or is completely interrupted there. The invention can be used, for example, with MIS components operated at higher frequencies.

Inventors

  • 👤 Wilhelm Ing.-Grad. Ladenhauf
  • 👤 Jens-Peer Ing.-Grad. Stengl
  • 👤 Jenö Dr. Ing. Tihanyi

Bibliographic Details

Application Number —
Jurisdiction EP
Data Source google_patents
Last Synchronized 2026-11-05 19:07
CPC Classifications
H; H10; H10D; H10D30/00; H10D30/60; H10D30/64; H10D30/66; H10D18/00; H10D18/40; H10D30/662; H10D62/00; H10D62/10; H10D62/13; H10D62/149; H10D62/151; H10D62/156; H10D62/157; H10D64/00; H10D64/20; H10D64/27; H10D64/311; H10D64/411; H10D64/511; H10D64/514; H10D64/516

Claims Analysis

Total Claims: 0
No claims parsed yet. Click Sync Now above to re-index claims from Google Patents.

References Cited (Backward Citations)

No citation records indexed.

USPTO Annuity & Maintenance Windows

Maintenance schedule is calculated for granted US utility patents.

Assigned Categories & Tags

No categories assigned to this patent yet.

Assign Category Tag