Dynamic read-amplifier for MOS semiconductor memories

Abstract

Abstract Translated from German Die Erfindung bezieht sich auf einen dynamischen Leseverstärker für MOS-Halbleiterspeicher mit einem aus zwei ersten Schalttransistoren (T1, T2) bestehendem Flip-flop, dessen Fußpunkt über einen Durchschaltetransistor (T7) mittels einer ersten Taktspannung an Masse legbar ist und dessen Ausgänge über mit einer zweiten Taktspannung gesteuerten Abtrenntransistoren (T3, T4) mit den Informationsleitungen verbunden sind, wobei die Informationsleitungen über ein Paar Ladetransistoren (T5, T6) mittels einer dritten Taktspannung auf die Versorgungsspannung aufladbar sind. Bei derartigen dynamischen Leseverstärkern für MOS-Halbleiterspeicher soll die Regenerierung des logischen «1»-Pegels nach einem Bewertungsvorgang ohne zusätzliche Verlustleistung möglich sein. Hierfür sieht die Erfindung zwei zusätzliche Schalttransistoren (T9, T10) und zwei weitere Ladetransistoren (T15, T16) sowie zwei zusätzliche Informationsleitungen vor, so daß jeweils nur die Informationsleitung mit dem logischen «1 »-Signal mit der Versorgungsspannung verbunden wird. Dadurch kann auch bei dynamischen Leseverstärkern das ausgelesene logische «1»-Signal wieder vollständig regeneriert werden, gleichzeitig wird die Durchschaltezeit für die Information verringert. The invention relates to a dynamic sense amplifier for MOS semiconductor memories with a flip-flop consisting of two first switching transistors (T1, T2), the base of which can be connected to ground via a switching transistor (T7) by means of a first clock voltage and the outputs of which can be connected to a second clock voltage controlled isolation transistors (T3, T4) are connected to the information lines, the information lines being able to be charged to the supply voltage by means of a third clock voltage via a pair of charging transistors (T5, T6). With such dynamic sense amplifiers for MOS semiconductor memories, it should be possible to regenerate the logic “1” level after an evaluation process without additional power loss. For this purpose, the invention provides two additional switching transistors (T9, T10) and two further charging transistors (T15, T16) and two additional information lines, so that in each case only the information line with the logical “1” signal is connected to the supply voltage. As a result, the read-out logical “1” signal can be completely regenerated even in the case of dynamic sense amplifiers, at the same time the switching time for the information is reduced.

Inventors

• 👤 Karlheinz Dr. Rer.Nat Url

Bibliographic Details