Planar transistor, especially for I2L structures

Abstract

Abstract Translated from German Die Erfindung betrifft eine Transistorstruktur, die inesbesondere als Vertikaltransistor für 1 2 L-Logikzellen geeignet ist. Ein wesentliches Merkmal dieser Strucktur ist, daß in der Basiszone dieses Transistors abseits vom Kollektorbereich des Transistors ein höher als die überige Basiszone doterter polykristalliner Bereich vorgesehen ist, der die Basiselektrode trägt. Ein weiteres Merkmal des Transistors ist, daß der polykristalline Teil der Basiszone vom Emitter durch eine Isolierschicht, insbesondere Si0 2 getrennt ist. Die Erfindung befaßt sich weiter mit der Herstellung eines solchen Transistors. Erreicht wird durch die Erfindung gegenüber den herkömmlichen Strukturen eine Reduzierung der Verzögerungszeit des Transistors und damit ein rascheres Ansprechen der mit seiner Hilfe aufgebauten Logik. The invention relates to a transistor structure which is particularly suitable as a vertical transistor for 1 2 L logic cells. An essential feature of this structure is that in the base zone of this transistor, apart from the collector region of the transistor, there is a polycrystalline region higher than the rest of the base region, which carries the base electrode. Another feature of the transistor is that the polycrystalline part of the base zone is separated from the emitter by an insulating layer, in particular SiO 2 . The invention further deals with the manufacture of such a transistor. Compared to the conventional structures, the invention achieves a reduction in the delay time of the transistor and thus a faster response of the logic built up with its help.

Inventors

• 👤 Wolfgang Dr. Werner

Bibliographic Details