Field effect transistor

Abstract

Abstract Translated from German Bei in Planartechnik ausgebildeten FET ist der pn-Übergang (11) zwischen n-Substrat (1) und p-dotierter Kanalzone (4) bei Anlegen einer Spannung in Durchlaßrichtung in Sperrichtung vorgespannt. An Krümmungen des pn-Übergangs (11) tritt im Substrat (1) eine Feldstärkeerhöhung auf. Wird der pn-Übergang (11) zusätzlich an der Oberfläche des Substrats (1) ungünstig ausgebildet, so kann es im Bereich von Krümmungen bereits bei Spannungswerten zum Oberflächendurchbruch kommen, die weit unterhalb der Durchbruchspannung im Inneren liegen. Dies läßt sich verbessern, indem die Kante so geformt ist, daß auf der Seite der negativ dotierten Zone (1, 3) im Bereich der Kanalzone (4) nur Winkeln <= 180° liegen. Die Kanalzone (4) kann zum Beispiel aus nicht miteinander verbundenen geraden Stücken (4 a, 4 b, 4 c, 4 d) bestehen. Die Erfindung ist zum Beispiel bei Hochvolt-MOS-FET anwendbar. In FET designed in planar technology, the pn junction (11) between the n-substrate (1) and the p-doped channel zone (4) is biased in the reverse direction when a voltage is applied in the forward direction. A field strength increase occurs in the substrate (1) at curvatures of the pn junction (11). If the pn junction (11) is additionally formed unfavorably on the surface of the substrate (1), surface breakdown can occur in the area of curvatures even at voltage values which are far below the breakdown voltage inside. This can be improved if the edge is shaped in such a way that on the side of the negatively doped zone (1, 3) in the region of the channel zone (4) there are only angles <= 180 °. The channel zone (4) can consist, for example, of straight pieces (4 a, 4 b, 4 c, 4 d) which are not connected to one another. The invention is applicable, for example, to high-voltage MOS-FET.

Inventors

• 👤 Jens Peer Ing. Grad. Stengl
• 👤 Jenö Dr. Tihanyi

Bibliographic Details