← Back to Patent Explorer
EP0029900A2 Expired / Lapsed EP ⏱️ 0.0 years remaining

Self aligned circuit element or component designed as a bipolar transistor in a semiconductor substrate, and process for its production

Assignee: International Business Machines Corp
•
Filing: 1980-10-15
•
Granted: —
•
Expires: 2000-10-15
📄 Original PDF 🌐 Google Patents 🔄 Sync Now

Abstract

Abstract Translated from German Ein aus ausschließlich horizontal übereinanderliegenden Halbleiterzonen (29, 44, 11) aufgebauter, seine Anschlüsse nur in einem einzigen Oberflächenbereich aufweisender Transistor, dessen oberste Zone (29) den ersten Transistoranschluß trägt und dessen unterste Zone (11) an einem sich bis zur Plättchenoberfläche erstreckenden, einen zweiten Transistoranschluß tragenden Halbleiterdurchgang (30) liegt, ist einschließlich dieses Halbleiterdurchgangs (30) in ein über einem verdickten Wandbereich einen dritten Transistoranschluß aufweisendes, dielektrisches isolierendes Rohr (19) eingebettet. Die mittlere, die Basis darstellende Zone (44) ist, über ihrer gesamten Umfangsfläche elektrisch kontaktierend, von einer den dritten Transistoranschluß tragenden, in ihrem restlichen Teil einen dielektrischen Überzug (38) aufweisenden, polykristallinen, elektrisch leitenden Schicht (39) umgeben, die bis auf ihren den Halbleiterdurchgang (30) überquerenden Schichtteil in die Rohrwandung (19) eingebettet ist. Dieser Schichtteil ist seinerseits in eine die Rohröffnung überquerende, dielektrische Isolationsbrücke (15) eingebettet. Dank großer Transistorenanschlußabstände und gegenüber Emitter- und Kollektorabmessungen unwesentlich größere Basisabmessungen liegen minimale Streukapazitäten vor. A transistor made up of only horizontally superimposed semiconductor zones (29, 44, 11) and having its connections only in a single surface area, the uppermost zone (29) carrying the first transistor connection and the lowermost zone (11) on a surface extending to the platelet surface, a second transistor connection carrying semiconductor passage (30) is embedded, including this semiconductor passage (30) in a dielectric transistor tube (19) having a third transistor connection above a thickened wall region. The central zone (44), which forms the base, is electrically contacting over its entire circumferential surface and is surrounded by a polycrystalline, electrically conductive layer (39), which carries the third transistor connection and has a dielectric coating (38) in its remaining part on its layer part crossing the semiconductor passage (30) is embedded in the tube wall (19). This layer part is in turn embedded in a dielectric insulation bridge (15) crossing the pipe opening. Thanks to the large transistor connection distances and the base dimensions, which are insignificantly larger than those of the emitter and collector, there are minimal stray capacitances.

Inventors

  • 👤 Cheng Tzong Horng
  • 👤 Michael Robert Poponiak
  • 👤 Hans Stephan Rupprecht
  • 👤 Robert Otto Schwenker

Bibliographic Details

Application Number —
Jurisdiction EP
Data Source google_patents
Last Synchronized 2026-10-26 04:59
CPC Classifications
H; H10; H10W; H10W20/00; H10W20/01; H10W20/021; H10D; H10D10/00; H10D10/40; H10D10/441; H10D62/00; H10D62/10; H10D62/13; H10D62/133; H10D62/17; H10D62/177; H10W10/00; H10W10/01; H10W10/011; H10W10/014; H10W10/0143; H10W10/0145; H10W10/10; H10W10/17; Y; Y10; Y10S; Y10S148/00; Y10S148/131

Claims Analysis

Total Claims: 0
No claims parsed yet. Click Sync Now above to re-index claims from Google Patents.

References Cited (Backward Citations)

No citation records indexed.

USPTO Annuity & Maintenance Windows

Maintenance schedule is calculated for granted US utility patents.

Assigned Categories & Tags

No categories assigned to this patent yet.

Assign Category Tag